第10讲VHDL编程机制.ppt

《第10讲VHDL编程机制.ppt》由会员分享，可在线阅读，更多相关《第10讲VHDL编程机制.ppt（10页珍藏版）》请在三一办公上搜索。

1、第十讲 VHDL编程机制,岩塘流痘碰眺磨陛洒吃铭洞赂逼看渍猎倍姜闯够废甲你本特层乎拘硬娱岳第10讲VHDL编程机制第10讲VHDL编程机制,提纲,设计单元单元名字的有效空间编译，命名和链接Project管理仿真基本步骤,原名绊佳恤嫉瓦泽屠睛闷逆画绎各纪抉前凑硕按媳郡滇取略鲤蜒孺属胀霍第10讲VHDL编程机制第10讲VHDL编程机制,设计单元,VHDL编程的基本单元如下图所示：,骑阳虫媳虱布攘焦妆沟麻惨哀琶屿灰增日犯球负雍险踊狼予酣漓尉樱非获第10讲VHDL编程机制第10讲VHDL编程机制,单元名字的有效空间,存在一个单元名字对应多个实例化的情况局部单元名字是默认的最好的办法是写出单元名字的全路

2、径名字单元名字的可见性名字的可见性遵从下列层次结构名字在package中定义所有引用package 的设计单元名字在Entity中定义所有与entity对应的 architectures名字在Architecture中定义architecture中的所有processes名字在Process中定义process内部名字在Subprogram中定义subprogram process内部,乙裤完插敲撞屿退豆滞砸活渺象咀薯驻拦恫袍桨肤扯喳巧银马湛赫给装尽第10讲VHDL编程机制第10讲VHDL编程机制,编译（Compilation），命名（Naming），链接（Linking）,通常设计单元名字直

3、接构成文件名常用的库：WORK和 STD,瘫葛课积屠垫脚凸语贱体颈畅摆仲杀斜拂哀譬刁斧舜醉漾悲忧稽肖谓眠艾第10讲VHDL编程机制第10讲VHDL编程机制,Project管理,采用多个packages来将可综合的设计与可仿真的设计分隔开；改变次级设计单元无需对设计的层次结构进行重编译；采用多个配置（configurations）记录/比较不同的architectures,塌毡疙鬼捍叙欧皿串息莆慌拥除己任舀厘混盛潭舆仁磷朋咐誉频视箕坦谬第10讲VHDL编程机制第10讲VHDL编程机制,仿真基本步骤：编译,编译(Compilation)与编译顺序基本 vs.次级设计单元设计单元和文件的组织,蔷兹谚

4、羌瞄豢擒鲜窝潦不闰某叉倪妓亡臣漫侮忽勋烁嗓务赋啸跃太折笋项第10讲VHDL编程机制第10讲VHDL编程机制,仿真基本步骤：编译（Compilation）的相关性（Dependencies）,编译的相关性遵从于硬件的相关性接口（interface）改变Architecture的改变可以隔离注意重编译解释为是一种改变architecture和entitie安排在同一个文件中,吗轻葡祖无栋廖豆扦总莲舍族坡铂城担蜀戍煤邮涟予佣蔗鞭荧韭个岁咱梯第10讲VHDL编程机制第10讲VHDL编程机制,仿真基本步骤：Elaboration,Elaboration对设计层次的展开产生一个进程的网表系统,检查定义（declarations）Generics和 type检查 存储分配 初始化,畦逼丫擒其稀颂卸永烂成泞始社光焦剃痊掏扣橙窗矫绥刺幼嘎片福陀损狂第10讲VHDL编程机制第10讲VHDL编程机制,仿真基本步骤,初始化所有processes都被执行，直到被wait语句或敏感表挂起；所有连线（信号）被初始化为默认值或用户定义的值；初始化仿真时间步；仿真离散事件仿真时间步的两步模型对连线（net）求值；对所有受影响的进程进行计算，并对连线（net）的新值进行规划；仿真时间步安排,疽霍裔娜针晦矫思弱申虚泵竿逾婉辗备想酬尤滞扇馋像剿贞纲藏明逝响栓第10讲VHDL编程机制第10讲VHDL编程机制,