数字钟电路的仿真测试.ppt

《数字钟电路的仿真测试.ppt》由会员分享，可在线阅读，更多相关《数字钟电路的仿真测试.ppt（26页珍藏版）》请在三一办公上搜索。

1、数字钟电路总体设计要求,数字钟的功能要求：（1）基本功能准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为“24翻1”，分和秒的计时要求为60进位；校正时间。（2）扩展功能整点报时。,数字钟单元电路设计及仿真调试,（1）振荡器设计 振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设计振荡频率fo为1KHz，实际电路如图3-1所示。在Multisim仿真软件中，有555定时器设计向导，可利用该定时器来设计数字钟的振荡器。设计

2、方法如下：,在菜单栏的Tools下选择Circuit Wizards/555 Timer Wizard命令，弹出555定时器设计向导对话框，如图3-2所示，在对话框的左边定义参数，参数定义如图所示，注意：R1和R2的值按软件默认的公式计算，无须修改，建立的电路图中的555定时器为虚拟元件，建好的电路如图3-3所示。,图3-1 555振荡器电路 图3-3 555振荡器仿真电路,图3-2 555定时器设计向导对话框,（2）分频器的设计 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如报时用的1KHz的高音频信号和500Hz的低音频信号等。分频器电路 如图3-4所

3、示。,图3-4 分频器电路,（3）分、秒计数器设计分、秒计数器都为60进制计数器，采用共阴极数码管，译码器采用4511、十进制计数器采用4518等芯片。60进制仿真电路如图3-5所示。,图3-5 60进制计数器,（4）时计时计数器 时计数器是二十四进制。也用4518十进制计数器加反馈清零法来实现。电路如图3-6所示。,图3-6 时计数器电路,（5）校时电路,当显示时间与标准时间不同时，需要另输入频率较秒信号高的信号，使计数器快速达到标准时间值。因此校时电路就是一个当需要校时能够给时、分、秒计数器提供一个快速的计数脉冲的控制电路。,图3-7 数字钟校时电路,（6）整点报时电路要求：在整点差10秒

4、时开始报时，每隔1秒叫一次，一共叫五次，每次为一秒，且前四声为低音，最后一声为高声。方案：用逻辑门组成的控制电路控制从分频电路中取出1KHz信号和500Hz信号分别在59分59秒和59分秒51、53、55、57秒时送至三极管的基极推动喇叭发声。电路如图3-8所示。,图3-8 整点报时电路,数字钟整体电路设计 数字钟整体电路的确定由以上各单元电路组成，组成后的整体电路如图3-9所示。,该数字钟全部采用CMOS集成电路芯片，稳定性高，抗干扰能力强，电源适用范围广。当然也可选用TTL集成电路。下面介绍该电路主要芯片的功能和管脚。（1）C4518的管脚及功能如图3-10和表3-1所示：,数字钟元器件的

5、选择,表3-1 C4518十进制计数器功能表,图3-10 C4518管脚排列图,仿真软件中CMOS元件库中的4518芯片图形符号,（2）C4511管脚及功能,CD4511为4-7段锁存译码器/驱动器，功能表及管脚如图3-11和表3-2所示：,图3-11 C4511管脚排列图,表3-2 C4511功能表,LT：为试灯输入端，低电平有效；LT=0 全亮BI：为灭灯输入端，低电平有效；LT=1，BI=0 消隐LE：锁存；译码显示状态：LT=1，BI=1 LE=0,仿真软件中CMOS元件库中的4511芯片图形符号,（3）数码管和555定时器L105共阴极数码管和555定时器管脚排列如图3-12所示。共

6、阴极数码管在使用时切忌把数码管的a-g直接接电源，则应在电源和引脚之间串一1千欧左右的限流电阻。,图3-12 数码管、555定时器管脚排列图,仿真软件中显示元件库中的七段共阴极数码管的选择,仿真软件中555芯片的选择在杂项元件组中的定时器系列中,（4）C4011和74LS20与非门C4011与非门为四2输入与非门、74LS20为双4输入与非门，即芯片的管脚如图3-13所示。,图3-13 C4011、74LS20芯片管脚排列图,仿真软件中CMOS元件库中的4011芯片图形符号,大规模电路设计方法,1.多页平铺设计当设计电路图太大而在一张图纸中显示不下时，可以考虑使用Multisim10.0的多页

7、平铺设计功能，该功能将电路分割为几个部分，各部分通过Off-Page Connector相连。设计步骤如下：（1）新建一个电路，在菜单栏中Place放置菜单下选择Multi-Page(多页)命令，在出现的对话框中输入第2个页面的名字如“2”。（2）在第一个页面中放置跨页连接器，执行Place（放置）菜单下选择Connectors在选择分页连接器命令，在相关联的端口放置分页连接器。（3）再将放置了分页连接器端口复制粘帖到第2页，第一第二页电路就靠此端口连接。,2.子电路设计设计步骤如下：（1）打开需要创建的电路，对电路进行外部连接，添加输入/输出符号。单击Place（放置）/Connectors

8、（放置连接器）/HB/SC连接器命令，将其与电路的输入/输出端信号端进行连接。（2）选中电路，按住鼠标左键拖动，完成子电路的选择。（3）执行Place（放置）/Replace by Subcircuit（以子电路替换）命令，弹出子电路命名对话框，输入子电路名称，即完成子电路的创建。,3.层次化设计之一层次化电路设计功能可以建立一个互相连接的多层次电路。层次化电路和子电路的相同点是，都需要添加HB/SC连接器使层次化（子）模块与主电路部分相连。（1）将电路已有部分用层次化模块代替。在电路中添加输入/输出端口，然后选择一部分电路，执行Place（放置）/以层次块替换命令，弹出对话框，输入电路名称，

9、即完成层次电路的创建。（2）再连接好输入/输出端口及外围电路，最终建好的层次电路如图3-14所示。,图3-14 分秒构成的层次电路,4.层次化设计之二（1）层次电路的设计方法主要分为自上而下和自下而上，这里可采用自下而上的方法。首先先设计各子电路，时、分、秒计数器不加数码管，再设计总电路。（2）建总电路新建一个空白电路作为总电路，将已建好的子电路生成模块放入总电路中。具体做法：执行主菜单Place（放置）下的Hierarchical Block from File（从文件获取层次电路）命令，选择要创建的模块电路图，将有一个子模块符号进入总电路图中，在模块符号单击右键，在弹出的菜单中选择Edit Symbol（编辑符号）/Title Block（标题栏）可以进入模块符号的属性设置，修改完成后保存退出。按上述方法依次创建各子电路，并且加入6个数码管、3个双向开关、一个蜂鸣器及电源和地，完成总电路的连接。,祝学业进步，天天向上！,