控制部件及振荡器.ppt

《控制部件及振荡器.ppt》由会员分享，可在线阅读，更多相关《控制部件及振荡器.ppt（118页珍藏版）》请在三一办公上搜索。

1、第2章 MCS-51系列单片机的硬件结构,2.1 MCS-51系列单片机简介2.2 MCS-51系列单片机内部结构与外部引脚说明2.3 微处理器2.4 存储器2.5 并行输入/输出接口2.6 定时器/计数器2.7 串行输入/输出口2.8 MCS-51单片机的中断系统2.9 复位状态及复位电路,2.1 MCS-51系列单片机简介,MCS-51系列单片机已有十多种产品，可分为两大系列：51子系列和52子系列。51子系列主要有8031、8051、8751三种机型。它们的指令系统与芯片引脚完全兼容。从表1.1中可以看出，它们的差别仅在于片内有无ROM或EPROM。52子系列主要有8032、8052、8

2、752三种机型。从表1.1中可以看出，52子系列与51子系列的不同之处在于：片内数据存储器增至256字节；片内程序存储器增至8 KB(8032无)；有3个16位定时/计数器，6个中断源。其它性能均与51子系列相同。,2.2 MCS-51系列单片机内部结构与外部引脚说明,2.2.1 内部结构框图,MCS-51系列单片机的内部结构框图如图2.1所示。从图2.1中可看出，MCS-51单片机组成结构中包含运算器、控制器、片内存储器、4个I/O口、串行口、定时器/计数器、中断系统、振荡器等功能部件。图中SP是堆栈指针寄存器，PC是程序计数器，PSW是程序状态字寄存器，DPTR是数据指针寄存器。,图2.1

3、 MCS-51单片机内部结构框图,2.2.2 外部引脚说明,1主电源引脚 VCC(40脚)：接+5 V电源正端。VSS(20脚)：接+5 V电源地端。2外接晶体引脚 XTAL1(19脚)：接外部石英晶体的一端。在单片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡器。当采用外部时钟时，对于HMOS单片机，该引脚接地；对于CHMOS单片机，该引脚作为外部振荡信号的输入端。,图2.2 MCS-51系列单片机引脚及总线结构,3输入/输出引脚(1)P0口(3932脚)：P0.0P0.7统称为P0口。在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存储器或扩展I/O口

4、时，P0口分时复用为低8位地址总线和双向数据总线。(2)P1口(18脚)：P1.0P1.7统称为P1口，可作为准双向I/O口使用。对于52子系列，P1.0与P1.1还有第二功能：P1.0可用作定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器2的外部控制端T2EX。,(3)P2口(2128脚)：P2.0P2.7统称为P2口，一般可作为准双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超过256字节时，P2口用作高8位地址总线。(4)P3口(1017脚)：P3.0P3.7统称为P3口。除作为准双向I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一条引脚均可独立

5、定义为第一功能的输入输出或第二功能。P3口的第二功能如表2.1所示。,表2.1 P3口第二功能表,2.3 微 处 理 器,2.3.1 运算部件 运算部件以算术逻辑单元ALU为核心，包括累加器ACC、寄存器B、暂存器、程序状态字PSW等许多部件。它能实现数据的算术逻辑运算、位变量处理和数据传输操作。,1算术逻辑单元ALU与累加器ACC、寄存器B 算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进行逻辑与、或、异或、循环移位、求补、清零等逻辑运算，并具有数据传输、程序转移等功能。累加器(ACC,简称累加器A)为一个8位寄存器，它是CPU

6、中使用最频繁的寄存器。进入ALU作算术和逻辑运算的操作数多来自于A，运算结果也常送回A保存。寄存器B是为ALU进行乘除法运算而设置的。若不作乘除运算时，则可作为通用寄存器使用。,2程序状态字 程序状态字PSW是一个8位的标志寄存器，它保存指令执行结果的特征信息，以供程序查询和判别。其各位的定义如下：,进位标志位C(PSW.7)：在执行某些算术操作类、逻辑操作类指令时，可被硬件或软件置位或清零。它表示运算结果是否有进位或借位。如果在最高位有进位(加法时)或有借位(减法时)，则C=1，否则C=0。,辅助进位(或称半进位)标志位AC(PSW.6)：它表示两个8位数运算，低4位有无进(借)位的状况。当

7、低4位相加(或相减)时，若D3位向D4位有进位(或借位)，则AC=1，否则AC=0。在BCD码运算的十进制调整中要用到该标志。用户自定义标志位F0(PSW.5)：用户可根据自己的需要对F0赋予一定的含义，通过软件置位或清零，并根据F0=1或0来决定程序的执行方式，或反映系统某一种工作状态。,工作寄存器组选择位RS1、RS0(PSW.4、PSW.3)：可用软件置位或清零，用于选定当前使用的4个工作寄存器组中的某一组(详见第2.4节)。溢出标志位OV(PSW.2)：做加法或减法时，由硬件置位或清零，以指示运算结果是否溢出。OV=1反映运算结果超出了累加器的数值范围(无符号数的范围为0255，以补码

8、形式表示一个有符号数的范围为-128+127)。进行无符号数的加法或减法时,OV的值与进位位C的值相同；进行有符号数的加法时，如最高位、次高位之一有进位，或做减法时，如最高位、次高位之一有借位，OV被置位，即OV的值为最高位和次高位的异或(C7C6)。,执行乘法指令MUL AB也会影响OV标志，积255时OV=1，否则OV=0。执行除法指令DIV AB 也会影响OV标志，如B中所放除数为0，OV=1,否则 OV=0。奇偶标志位P(PSW.0)：在执行指令后，单片机根据累加器A中1的个数的奇偶自动给该标志置位或清零。若A中1的个数为奇数，则P=1，否则P=0。该标志对串行通信的数据传输非常有用，

9、通过奇偶校验可检验传输的可靠性。,3布尔处理机 布尔处理机(即位处理)是MCS-51单片机ALU所具有的一种功能。单片机指令系统中的位处理指令集(17条位操作指令)，存储器中的位地址空间，以及借用程序状态寄存器PSW中的进位标志CY作为位操作累加器，构成了MCS-51单片机内的布尔处理机。它可对直接寻址的位(bit)变量进行位处理，如置位、清零、取反、测试转移以及逻辑与、或等位操作，使用户在编程时可以利用指令完成原来单凭复杂的硬件逻辑所完成的功能，并可方便地设置标志等。,图2.3 单片机外接晶体的接法,表2.2 单片机外部时钟接法表,2.3.3 CPU时序,振荡周期：振荡脉冲的周期。状态周期：

10、两个振荡周期为一个状态周期，也称为时钟周期，用S表示。两个振荡周期作为两个节拍分别称为节拍P1和节拍P2。在状态周期的前半周期P1有效时，通常完成算术逻辑操作；在后半周期P2有效时，一般进行内部寄存器之间的传输。,机器周期：一个机器周期包含6个状态周期，用S1、S2、S6表示；共12个节拍，依次可表示为S1P1、S1P2、S2P1、S2P2、S6P1、S6P2。指令周期：执行一条指令所占用的全部时间，它以机器周期为单位。MCS-51系列单片机除乘法、除法指令是4周期指令外，其余都是单周期指令和双周期指令。若用12 MHz晶振，则单周期指令和双周期指令的指令周期时间分别为1 s和2 s，乘法和除

11、法指令为4 s。,图2.4 单周期指令时序(a)单字节周期指令(如INC A)；(b)双字节单周期指令(如ADDA，#data),2.4 存 储 器,2.4.1 程序存储器,1编址与访问 计算机的工作是按照事先编制好的程序命令序列一条条顺序执行的，程序存储器就是用来存放这些已编好的程序和表格常数，它由只读存储器ROM或EPROM组成。计算机为了有序地工作，设置了一个专用寄存器-程序计数器PC，用以存放将要执行的指令地址。每取出指令的个字节后，其内容自动加，指向下一字节地址，使计算机依次从程序存储器取出指令予以执行，完成某种程序操作。由于MCS-51单片机的程序计数器为16位，因此，可寻址的地址

12、空间为64 KB。,图2.5 程序存储器编址图(a)51子系列；(b)52子系列,2程序的7个特殊入口地址,表2.3 MCS-51单片机复位、中断入口地址,2.4.2 数据存储器 1编址与访问 MCS-51单片机片内、外数据存储器是两个独立的地址空间，应分别单独编址。片内数据存储器除RAM块外，还有特殊功能寄存器(SFR)块。对于51子系列，前者有128个字节，其编址为00H7FH；后者有128个字节，其编址为80HFFH；二者连续而不重叠。对于52子系列，前者有256个字节，其编址为00HFFH；后者有128个字节，其编址为80HFFH。后者与前者高128个字节的编址是重叠的。由于访问它们所

13、用的指令不同，并不会引起混乱。片外数据存储器一般是16位编址。数据存储器的编址如图2.6所示。,图2.6 数据存储器编址图(a)51子系列；(b)52子系列,2片内数据存储器,图2.7 51子系列单片机片内RAM的配置,数据缓冲区,1)工作寄存器区 00H1FH单元为工作寄存器区。工作寄存器也称通用寄存器，用于临时寄存8位信息。工作寄存器分成4组，每组都有8个寄存器，用R0R7来表示。程序中每次只用1组，其它各组不工作。使用哪一组寄存器工作由程序状态字PSW中的PSW.3(RS0)和 PSW.4(RS1)两位来选择，其对应关系如表2.4所示。通过软件设置RS0和RS1两位的状态，就可任意选一组

14、工作寄存器工作。这个特点使MCS-51单片机具有快速现场保护功能，对于提高程序效率和响应中断的速度是很有利的。,表2.4 工作寄存器组的选择表,2)位寻址区 20H2FH单元是位寻址区。这16个单元(共计168=128位)的每一位都赋予了一个位地址，位地址范围为00H7FH。位寻址区的每一位都可当作软件触发器，由程序直接进行位处理。通常可以把各种程序状态标志、位控制变量存于位寻址区内。,3)数据缓冲区 30H7FH是数据缓冲区，也即用户RAM区，共80个单元。由于工作寄存器区、位寻址区、数据缓冲区统一编址，使用同样的指令访问，这三个区的单元既有自己独特的功能，又可统一调度使用。因此，前两个区未

15、使用的单元也可作为用户RAM单元使用，使容量较小的片内RAM得以充分利用。52子系列片内RAM有256个单元，前两个区的单元数与地址都和51子系列的一致，用户RAM区却为30HFFH，有208个单元。,4)堆栈和堆栈指针,图2.8 MCS51单片机堆栈,3特殊功能寄存器块 特殊功能寄存器(SFR，即Special Function Registers)，又称为专用寄存器，专用于控制、管理片内算术逻辑部件、并行I/O口、串行I/O口、定时器/计数器、中断系统等功能模块的工作。用户在编程时可以置数设定，却不能自由移作它用。在51子系列单片机中，各专用寄存器(PC例外)与片内RAM统一编址，且作为直

16、接寻址字节，可直接寻址。除PC外，51子系列有18个专用寄存器，其中3个为双字节寄存器，共占用21个字节；52子系列有21个专用寄存器，其中5个双字节寄存器，共占用26个字节。按地址排列的各特殊功能寄存器名称、表示符、地址等如表2.5所示。其中有12个专用寄存器可以位寻址，它们字节地址的低半字节都为0H或8H(即可位寻址的特殊功能寄存器字节地址具有能被8整除的特征)，共有可寻址位128-3(未定义)=93位。,表2.5 特殊功能寄存器名称、表示符、地址一览表,表2.5 特殊功能寄存器名称、表示符、地址一览表,2.5 并行输入/输出接口,2.5.1 P0口 1P0口结构 P0口是一个三态双向口，

17、可作为地址/数据分时复用口，也可作为通用I/O接口。其1位的结构原理如图2.9所示。P0口由8个这样的电路组成。锁存器起输出锁存作用，8个锁存器构成了特殊功能寄存器P0；场效应管(FET)V1、V2组成输出驱动器，以增大带负载能力；三态门1是引脚输入缓冲器；三态门2用于读锁存器端口；与门3、反相器4及模拟转换开关构成了输出控制电路。,图2.9 P0口1位结构图,2地址/数据分时复用功能 当P0口作为地址/数据分时复用总线时，可分为两种情况：一种是从P0口输出地址或数据，另一种是从P0口输入数据。在访问片外存储器而需从P0口输出地址或数据信号时，控制信号应为高电平1，使转换开关MUX把反相器4的

18、输出端与V1接通，同时把与门3打开。当地址或数据为1时，经反相器4使V1截止，而经与门3使V2导通，P0.x引脚上出现相应的高电平1；当地址或数据为0时，经反相器4使V1导通而V2截止，引脚上出现相应的低电平0。这样就将地址/数据的信号输出。,3通用I/O接口功能 当P0口作为通用I/O口使用，在CPU向端口输出数据时，对应的控制信号为0，转换开关把输出级与锁存器Q端接通，同时因与门3输出为0使V2截止，此时，输出级是漏极开路电路。当写脉冲加在锁存器时钟端CLK上时，与内部总线相连的D端数据取反后出现在Q端，又经输出V1反相，在P0引脚上出现的数据正好是内部总线的数据。当要从P0口输入数据时，

19、引脚信息仍经输入缓冲器进入内部总线。,(1)在输出数据时，由于V2截止，输出级是漏极开路电路，要使1信号正常输出，必须外接上拉电阻。(2)P0口作为通用I/O口使用时，是准双向口。其特点是在输入数据时，应先把口置1(写1)，此时锁存器的Q端为0，使输出级的两个场效应管V1、V2均截止，引脚处于悬浮状态，才可作高阻输入。因为，从P0口引脚输入数据时，V2一直处于截止状态，引脚上的外部信号既加在三态缓冲器1的输入端，又加在V1的漏极。假定在此之前曾输出锁存过数据0，则V1是导通的，这样引脚上的电位就始终被箝位在低电平，使输入高电平无法读入。因此，在输入数据时，应人为地先向口写1，使V1、V2均截止

20、，方可高阻输入。所以说P0口作为通用I/O口使用时，是准双向口。但在P0用作地址/数据分时复用功能连接外部存储器时，由于访问外部存储器期间，CPU会自动向P0口的锁存器写入0FFH，对用户而言，P0口此时则是真正的三态双向口。,4端口操作MCS-51单片机有不少指令可直接进行端口操作，例如：ANL P0，A；(P0)(P0)(A)ORL P0，#data；(P0)(P0)dataDEL P0；(P0)(P0)-1,这些指令的执行过程分成读-修改-写三步，先将P0口的数据读入CPU，在ALU中进行运算，运算结果再送回P0。执行读-修改-写类指令时，CPU是通过三态门 2读回锁存器Q端的数据来代表

21、引脚状态的。如果直接通过三态门1从引脚读回数据，有时会发生错误。例如，用一根口线去驱动一个晶体管的基极，当向此口线输出1时，锁存器Q=1，V2导通驱动晶体管。当晶体管导通后，引脚上的电平被拉到低电平(0.7 V)，因而，若从引脚直接读回数据，原为1的状态则会错读为0，所以要从锁存器Q端读取数据。,综上所述，P0口在有外部扩展存储器时被作为地址/数据总线口，此时是一个真正的双向口；在没有外部扩展存储器时，P0口也可作为通用的I/O接口，但此时只是一个准双向口。另外，P0口的输出级具有驱动8个LSTTL负载的能力，即输出电流不大于800 A。,2.5.2 P1口 P1口为准双向口，其1位的内部结构

22、如图2.10所示。它在结构上与P0口的区别在于输出驱动部分。其输出驱动部分由场效应管V1与内部上拉电阻组成。当其某位输出高电平时，可以提供拉电流负载，不必像P0口那样需要外接上拉电阻。P1口只有通用I/O接口一种功能(对51子系列)，其输入输出原理特性与P0口作为通用I/O接口使用时一样，请读者自己分析。P1口具有驱动4个LSTTL负载的能力。另外，对于52子系列单片机P1口P1.0与P1.1除作为通用I/O接口线外，还具有第二功能，即P1.0可作为定时器/计数器2的外部计数脉冲输入端T2，P1.1可作为定时器/计数器2的外部控制输入端T2EX。,图2.10 P1口1位结构图,2.5.3 P2

23、口,图2.11 P2口1位结构图,当作为准双向通用I/O口使用时，控制信号使转换开关接向左侧，锁存器Q端经反相器3接V1，其工作原理与P1相同，也具有输入、输出、端口操作三种工作方式，负载能力也与P1相同。当作为外部扩展存储器的高8位地址总线使用时，控制信号使转换开关接向右侧，由程序计数器PC来的高8位地址PCH，或数据指针DPTR来的高8位地址DPH经反相器3和V1原样呈现在P2口的引脚上，输出高8位地址A8A15。在上述情况下，口锁存器的内容不受影响，所以，取指或访问外部存储器结束后，由于转换开关又接至左侧，使输出驱动器与锁存器Q端相连，引脚上将恢复原来的数据。,2.5.4 P3口,图2.

24、12 P3口1位结构图,2.6 定时器/计数器,对于定时器/计数器来说，不管是独立的定时器芯片还是单片机内的定时器，大都具有以下特点：(1)定时器/计数器有多种方式，可以是计数方式也可以是定时方式。(2)定时器/计数器的计数值是可变的，当然计数的最大值是有限的，这取决于计数器的位数。计数的最大值也就限定了定时的最大值。(3)在到达设定的定时或计数值时发出中断申请，以便实现定时控制。MCS-51单片机(51子系列)内带有两个16位定时器/计数器T0和T1，它们均可作为定时器或计数器使用。,2.6.1 定时器/计数器T0、T1的结构,图2.13 定时器/计数器T0、T1的结构框图,116位加法器

25、定时器/计数器的核心是16位加法计数器，图中用特殊功能寄存器TH0、TL0及TH1、TL1表示。TH0、TL0是定时器/计数器0加法计数器的高8位和低8位，TH1、TL1是定时器/计数器1加法计数器的高8位和低8位。作计数器用时，加法计数器对芯片引脚T0(P3.4)或T1(P3.5)上的输入脉冲计数。每输入一个脉冲，加法计数器增加1。加法计数溢出时可向CPU发出中断请求信号。,作定时器用时，加法计数器对内部机器周期脉冲Tcy计数。由于机器周期是定值，所以对Tcy的计数就是定时，如Tcy=1 s，计数值100，相当于定时100 s。加法计数器的初值可以由程序设定，设置的初值不同，计数值或定时时间

26、就不同。在定时器/计数器的工作过程中，加法计数器的内容可用程序读回CPU。,2定时器/计数器方式控制寄存器TMOD 定时器/计数器T0、T1都有四种工作方式，可通过程序对TMOD设置来选择。TMOD的低4位用于定时器/计数器0，高4位用于定时器/计数器1。其位定义如下：,TMOD,字节地址89H,D7 D6 D5 D4 D3 D2 D1 D0,T1,T0,表2.6 定时器/计数器工作方式,3定时器/计数器控制寄存器TCON,TCON控制寄存器各位定义如下：,TCON,字节地址88H,D7 D6 D5 D4 D3 D2 D1 D0,TF0(TF1)：T0(T1)定时器/计数器溢出中断标志位。当T

27、0(T1)计数溢出时，由硬件置位，并在允许中断的情况下，向CPU发出中断请求信号，CPU响应中断转向中断服务程序时，由硬件自动将该位清零。TR0(TR1)：T0(T1)运行控制位。当TR0(TR1)=1时启动T0(T1)；TR0(TR1)=0时关闭T0(T1)。该位由软件进行设置。,2.6.2 定时器/计数器T0、T1的四种工作方式,1工作方式0,图2.14 定时器/计数器方式0的逻辑结构,可用程序将08191(213-1)的某一数送入THx、TLx作为初值。THx、TLx从初值开始加法计数，直至溢出。所以初值不同，定时时间或计数值不同。必须注意的是：加法计数器THx溢出后，必须用程序重新对T

28、Hx、TLx设置初值，否则下一次THx、TLx将从0开始计数。如果C/T=1，图2.14中开关S1自动地接在下面，定时器/计数器工作在计数状态，加法计数器对Tx引脚上的外部脉冲计数。计数值由下式确定：,N=213x=8192x,式中N 为计数值，x是THx、TLx的初值。x=8191时为最小计数值1，x=0时为最大计数值8192，即计数范围为18192。定时器/计数器在每个机器周期的S5P2期间采样Tx脚输入信号，若一个机器周期的采样值为1，下一个机器周期的采样值为0，则计数器加1。由于识别一个高电平到低电平的跳变需两个机器周期，所以对外部计数脉冲的频率应小于fosc/24，且高电平与低电平的

29、延续时间均不得小于1个机器周期。,C/T=0时为定时器方式，开关S1自动地接在上面，加法计数器对机器周期脉冲Tcy计数，每个机器周期TLx加1。定时时间由下式确定：T=NTcy=(8192-x)Tcy式中Tcy为单片机的机器周期。如果振荡频率fosc=12 MHz，则Tcy=1 s，定时范围为18192 s。,定时器/计数器的启动或停止由TRx控制。当GATE=0时，只要用软件置TRx=1，开关S2闭合，定时器/计数器就开始工作；置TRx=0，S2打开，定时器/计数器停止工作。GATE=1为门控方式。此时，仅当TRx=1且 引脚上出现高电平(即无外部中断请求信号)，S2才闭合，定时器/计数器开

30、始工作。如果 引脚上出现低电平(即有外部中断请求信号)，则停止工作。所以，门控方式下，定时器/计数器的启动受外部中断请求的影响，可用来测量 引脚上出现正脉冲的宽度。,2工作方式1 当M1M0=01时，定时器/计数器设定为工作方式1，构成了16位定时器/计数器。此时THx、TLx都是8位加法计数器。其它与工作方式0相同。在方式1时，计数器的计数值由下式确定：N=216-x=65 536-x计数范围为165 536。定时器的定时时间由下式确定：T=NTcy=(65 536-x)Tcy如果fosc=12 MHz，则Tcy=1 s，定时范围为165 536 s。,3工作方式 2,图2.15 定时器/计

31、数器方式2的逻辑结构,在工作方式2时，计数器的计数值由下式确定：N=28-x=256-x计数范围为1256。定时器的定时值由下式确定：T=NTcy=(256-x)Tcy如果fosc=12 MHz，则Tcy=1 s，定时范围为1256 s。,4工作方式3,图2.16 定时器/计数器方式3的逻辑结构,2.7 串行输入/输出口,2.7.1 串行通信的基本概念,图2.17 通信的两种基本方式(a)并行通信；(b)串行通信,1异步传送方式,图2.18 串行异步传送的字符格式(a)字符格式；(b)有空闲位的字符格式,在串行异步传送中，通信双方必须事先约定：(1)字符格式。双方要事先约定字符的编码形式、奇偶

32、校验形式及起始位和停止位的规定。例如用ASCII码通信，有效数据为7位，加一个奇偶校验位、一个起始位和一个停止位共10位。当然停止位也可以大于1位。(2)波特率(Baud rate)。波特率就是数据的传送速率，即每秒钟传送的二进制位数，单位为位/秒。它与字符的传送速率(字符/秒)之间有以下关系：波特率=一个字符的二进制编码位数字符/秒要求发送端与接收端的波特率必须一致。异步串行通信的传送速率一般为509600波特，常用于计算机到CRT终端和字符打印机之间的通信、直通电报以及无线电通信的数据发送等。,2同步传送,图2.19 同步通信的格式,图2.20 串行通信数据传送的三种方式(a)单工方式；(

33、b)半双工方式；(c)全双工方式,2.7.2 MCS-51单片机的串行口,1功能与结构,表2.7 串行口的工作方式,图2.21 串行口方式0结构示意图,串行口控制寄存器SCON的格式如下：,SCON,字节地址98H,D7 D6 D5 D4 D3 D2 D1 D0,SM0、SM1：由软件置位或清零，用于选择串行口四种工作方式。SM2：多机通信控制位。在方式2和方式3中，如SM2=1，则接收到的第9位数据(RB8)为0时不启动接收中断标志RI(即RI=0)，并且将接收到的前8位数据丢弃；RB8为1时，才将接收到的前8位数据送入SBUF，并置位RI，产生中断请求。当SM2=0时，则不论第9位数据为0

34、或1，都将前8位数据装入SBUF中，并产生中断请求。在方式0时，SM2必须为0。,REN：允许串行接收控制位。若REN=0，则禁止接收；REN=1，则允许接收，该位由软件置位或复位。TB8：发送数据D8位。在方式2和方式3时，TB8为所要发送的第9位数据。在多机通信中，以TB8位的状态表示主机发送的是地址还是数据：TB8=0为数据，TB8=1为地址；也可用作数据的奇偶校验位。该位由软件置位或复位。RB8：接收数据D8位。在方式2和方式3时，接收到的第9位数据，可作为奇偶校验位或地址帧或数据帧的标志。方式1时，若SM2=0，则RB8是接收到的停止位。在方式0时，不使用RB8位。,TI：发送中断标

35、志位。在方式0时，当发送数据第8位结束后，或在其它方式发送停止位后，由内部硬件使TI置位，向CPU请求中断。CPU在响应中断后，必须用软件清零。此外，TI也可供查询使用。RI：接收中断标志位。在方式0时，当接收数据的第8位结束后，或在其它方式接收到停止位的中间由内部硬件使RI置位，向CPU请求中断。同样，在CPU响应中断后，也必须用软件清零。RI也可供查询使用。,电源控制寄存器的格式如下：,D7 D6 D5 D4 D3 D2 D1 D0,PCON,字节地址97H,PCON的最高位SMOD是串行口波特率系数控制位。SMOD=1时，波特率增大一倍。其余各位与串行口无关。,2串行口的工作方式,发送

36、CPU执行一条写SBUF的指令，如MOV SBUF，A，就启动了发送过程。指令执行期间送来的写信号打开三态门1，将经内部总线送来的8位并行数据写入发送数据缓冲器SBUF。写信号的同时启动发送控制器。此后，CPU与串行口并行工作。经过一个机器周期，发送控制端SEND有效(高电平)，打开门5和门6，允许RXD引脚发送数据，TXD引脚输出同步移位脉冲。在时钟信号S6触发产生的内部移位脉冲作用下，发送数据缓冲器中的数据逐位串行输出。每一个机器周期从RXD上发送一位数据。故波特率为fosc/12。S6同时形成同步移位脉冲，一个机器周期从TXD上输出。8位数据(一帧)发送完毕后，SEND恢复低电平状态，停

37、止发送数据。且发送控制器硬件置发送中断标志TI=1，向CPU申请中断。如要再次发送数据，必须用软件将TI清零，并再次执行写SBUF指令。,接收 在RI=0的条件下，将REN(SCON.4)置1就启动一次接收过程。此时RXD为串行数据接收端，TXD依然输出同步移位脉冲。REN置1启动了接收控制器。经过一个机器周期，接收控制端RECV有效(高电平)，打开门6，允许TXD输出同步移位脉冲。该脉冲控制外接芯片逐位输入数据，波特率为fosc/12。在内部移位脉冲作用下，RXD上的串行数据逐位移入移位寄存器。当8位数据(一帧)全部移入移位寄存器后，接收控制器使RECV失效，停止输出移位脉冲，还发出装载SB

38、UF信号，打开三态门2，将8位数据并行送入接收数据缓冲器SBUF中保存。与此同时，接收控制器硬件置接收中断标志RI=1，向CPU申请中断。CPU响应中断后，用软件使RI=0，使移位寄存器开始接收下一帧信息，然后通过读接收缓冲器的指令，例如MOV A，SBUF，读取SBUF中的数据。在执行这条指令时，CPU发出的读SBUF信号打开三态门3，数据经内部总线进入CPU。,2)方式1,图2.22 串行口方式1、2、3结构示意图,发送 CPU执行一条写SBUF指令便启动了串行口发送，数据从TXD输出。在指令执行期间，CPU送来“写SBUF”信号，将并行数据送入SBUF，并启动发送控制器。经一个机器周期，

39、发送控制端的、DATA相继有效，通过输出控制门从TXD上逐位输出一帧信息。一帧信息发送完毕后，、DATA 失效，发送控制器硬件置发送中断标志TI=1，向CPU申请中断。,接收 允许接收控制位REN被置1，接受器就开始工作，跳变检测器以所选波特率的16倍速率采样RXD引脚上的电平。当采样到从1到0的负跳变时，启动接收控制器接收数据。由于发送、接受双方各自使用自己的时钟，两者的频率总有少许差异。为了避免这种影响，控制器将1位的传送时间分成16等份，位检测器在7、8、9三个状态，也就是在信号中央采样RXD三次。而且，三次采样中至少两次相同的值被确认为数据，这是为了减少干扰的影响。如果接收到的起始位的

40、值不是0，则起始位无效，复位接收电路。如果起始位为0，则开始接收本帧其它各位数据。控制器发出内部移位脉冲将RXD上的数据逐位移入移位寄存器，当8位数据及停止位全部移入后，根据以下状态，进行响应操作。,如果RI=0、SM2=0，接收控制器发出装载SBUF信号，将8位数据装入接收数据缓冲器SBUF，停止位装入RB8，并置RI=1，向CPU申请中断。如果RI=0、SM2=1，那么只有停止位为1才发生上述操作。RI=0、SM2=1且停止位为0，所接收的数据不装入SBUF，数据将会丢失。如果RI=1，则所接收的数据在任何情况下都不装入SBUF，即数据丢失。无论出现哪一种情况，跳变检测器将继续采样RXD引

41、脚的负跳变，以便接收下一帧信息。,3)方式2与方式3 方式2、方式3都是9位异步通信接口，其结构示意图如图2.22所示。发送或接收一帧信息由11位组成，其中1位起始位、9位数据位和1位停止位。方式2与方式3仅波特率不同，方式2的波特率为fosc/32(SMOD=1时)或fosc/64(SMOD=0时)，而方式3的波特率由定时器/计数器T1及SMOD决定。在方式2、方式3时，发送、接收数据的过程与方式1基本相同，所不同的仅在于对第9位数据的处理上。发送时，第9位数据由SCON中的TB8位提供。接收数据时，当第9位数据移入移位寄存器后，将8位数据装入SBUF，第9位数据装入SCON中的RB8。,3

42、波特率设置 串行口的4种工作方式对应着三种波特率模式。对于方式0，波特率是固定的，为fosc/12。对于方式2，波特率由振荡频率fosc和SMOD(PCON.7)所决定。其对应公式为波特率=2SMODfosc/64 当SMOD=0时，波特率为fosc/64；当SMOD=1时，波特率为fosc/32。对于方式1和方式3，波特率由定时器/计数器T1的溢出率和SMOD决定，即由下式确定：波特率=2SMOD定时器/计数器T1溢出率/32,4多机通信,图2.23 主从式多机通信系统,在主从式多机系统中，主机发出的信息有两类，而且具有特征，能够有所区分。一类为地址，用来确定需要和主机通信的从机，特征是串行

43、传送的第9位数据为1；另一类是数据，特征是串行传送的第9位数据为0。对从机来说，要利用SCON寄存器中的SM2位的控制功能。在接收时，若RI=0，则只要SM2=1，接收总能实现；而若SM2=0，则发送的第9位TB8必须为0接收才能进行。因此，对于从机来说，在接收地址时，应使SM2=1，以便接收到主机发来的地址，从而确定主机是否打算和自己通信，一经确认后，从机应使SM2=0，以便接收TB8=0的数据。,主从多机通信的过程如下：(1)使所有的从机的SM2位置1，以便接收主机发来的地址。(2)主机发出一帧地址信息，其中包括8位需要与之通信的从机地址，第9位为1。(3)所有从机接收到地址帧后，各自将所

44、接收到的地址与本机地址相比较，对于地址相同的从机，使SM2位清零以接收主机随后发来的所有信息；对于地址不符合的从机，仍保持SM2=1的状态，对主机随后发来的数据不予理睬，直至发送新的地址帧。(4)主机给已被寻址的从机发送控制指令和数据(数据帧的第9位为0)。,2.8 MCS-51单片机的中断系统,2.8.1 中断的基本概念 所谓中断是指CPU对系统中或系统外发生的某个事件的一种响应过程，即CPU暂时停止现行程序的执行，而自动转去执行预先安排好的处理该事件的服务子程序。当处理结束后，再返回到被暂停程序的断点处，继续执行原来的程序。实现这种中断功能的硬件系统和软件系统统称为中断系统。中断系统是计算

45、机的重要组成部分。实时控制、故障自动处理时往往用到中断系统，计算机与外部设备间传送数据及实现人机联系也常常采用中断方式。,中断系统需要解决以下基本问题：(1)中断源：中断请求信号的来源。包括中断请求信号的产生及该信号怎样被CPU有效地识别。而且要求中断请求信号产生一次，只能被CPU接收处理一次，即不能一次中断申请被CPU多次响应。这就涉及到中断请求信号的及时撤除问题。(2)中断响应与返回：CPU采集到中断请求信号后，怎样转向特定的中断服务子程序及执行完中断服务子程序怎样返回被中断的程序继续正确地执行。中断响应与返回的过程中涉及到CPU响应中断的条件、现场保护等问题。,(3)优先级控制：一个计算

46、机应用系统，特别是计算机实时测控应用系统，往往有多个中断源，各中断源所要求的处理具有不同的轻重、缓急程度。与人处理问题的思路一样，希望重要紧急的事件先处理，而且如果当前处于正在处理某个事件的过程中，有更重要、更紧急的事件到来，就应当暂停当前事件的处理，转去处理新事件。这就是中断系统优先级控制所要解决的问题。中断优先级的控制形成了中断嵌套。,2.8.2 中断源,1外部中断 外部中断是指从单片机外部引脚、输入中断请求信号的中断，即外部中断源有两个。输入/输出的中断请求、实时事件的中断请求、掉电和设备故障的中断请求都可以作为外部中断源，从引脚、输入。外部中断请求、有两种触发方式：电平触发及跳变(边沿

47、)触发。这两种触发方式可以通过对特殊功能寄存器TCON编程来选择。下面再给出TCON的位定义格式，并对与中断有关的定义位予以说明。,D7 D6 D5 D4 D3 D2 D1 D0,TCON,字节地址98H,IT0(IT1)：外部中断0(或1)触发方式控制位。IT0(或IT1)被设置为0，则选择外部中断为电平触发方式；IT0(或IT1)被设置为1，则选择外部中断为跳变触发方式。,IE0(IE1)：外部中断0(或1)的中断请求标志位。当IT0(或IT1)=0，即电平触发方式时，CPU在每个机器周期的S5P2采样(x=0,1)。若 引脚为低电平，将直接触发外部中断。跳变触发方式时，若第一个机器周期采

48、样到 引脚为高电平，第二个机器周期采样到 引脚为低电平时，由硬件置位IT0(或IT1)，并以此 向CPU请求中断。当CPU响应中断转向中断服务程序时由硬件将IE0(或IE1)清零。若把外部中断设置为跳变触发方式，CPU在每个机器周期都采样。为了保证检测到负跳变，输入到 引脚上的高电平与低电平至少应保持1个机器周期。对于电平触发的外部中断，由于CPU对 引脚没有控制作用，也没有相应的中断请求标志位，因此需要外接电路来撤除中断请求信号。,图2.24 撤除外部中断请求的电路,图2.24是一种可行的参考方案。外部中断请求信号通过D触发器加到单片机 引脚上。当外部中断请求信号使D触发器的CLK端发生正跳

49、变时，由于D端接地，Q端输出0，向单片机发出中断请求。CPU响应中断后，利用一根口线，如P1.0作应答线，在中断服务程序中用两条指令 ANL P1.0#0FEH ORL P1.0#01H 来撤除中断请求。第一条指令使P1.0为0，而P1口其它各位的状态不变。由于P1.0与直接置1端 相连，故D触发器Q=1，撤除了中断请求信号。第二条指令将P1.0变成1，从而=1，使以后产生的新的外部中断请求信号又能向单片机申请中断。,2内部中断 内部中断是单片机芯片内部产生的中断。MCS-51单片机(51子系列)的内部中断有定时器/计数器T0、T1的溢出中断，串行口的发送/接收中断。前已述及，当定时器/计数器

50、T0、T1的定时或计数到由硬件自动置位TCON的TF0或TF1，便向CPU申请中断。CPU响应中断而转向中断服务程序时，由硬件自动将TF0或TF1清零，即CPU响应中断后能自动撤除中断请求信号。当串行口发送完或接收完一帧信息，由接口硬件自动置位SCON的TI或RI，以此向CPU申请中断，CPU响应中断后，接口硬件不能自动将TI或RI清零，即CPU响应中断后不能自动撤除中断请求信号，需用户采用软件方法将TI或RI清零，来撤除中断请求信号。,2.8.3 中断控制,1中允控制 MCS-51单片机中没有专设的开中断和关中断指令，对各中断源的中断开放或关闭是由内部的中断允许寄存器IE的各位来控制的。IE