实验四集成触发器.ppt

《实验四集成触发器.ppt》由会员分享，可在线阅读，更多相关《实验四集成触发器.ppt（19页珍藏版）》请在三一办公上搜索。

1、实验四集成触发器的设计应用,实验目的实验原理设计举例实验内容仪器与器材,一、实验目的,1、掌握触发器的原理、作用及调试方法；2、学习简单时序逻辑电路的设计和调试方法。,二、实验原理,触发器按照逻辑功能可以分为基本RS触发器、JK触发器、D触发器、T触发器等。按照电路的触发方式可以分为电平触发器（锁存器）主从触发器、维持阻塞触发器、边沿触发器等。,1、基本RS触发器 基本RS触发器的特性方程是 基本RS触发器常用来构成无抖动开关电路，如图-所示。,图-4-无抖动开关电路,图-4-所示的状态为=0,=1,可得出A=1,=0。当按压按键时,=1,=0,可得出A=0,=1,改变了输出信号A的状态。若由

2、于机械开关的接触抖动,则的状态会在0和1之间变化多次,若=1,由于A=0,因此G2门仍然是“有低出高”不会影响输出状态。同理,当松开按键时,端出现的接触抖动亦不会影响输出状态。,2、触发器和触发器,（1）74LS112JK触发器 JK触发器是时序逻辑电路的基本器件之一，74LS112JK触发器为双下降沿JK触发器，带有预置端和清零端，其逻辑符号及各引脚功能如图所示：,（2）74LS74D触发器,74LS74D触发器为双上升沿D触发器，带有预置端和清零端，其逻辑符号及各引脚功能如图所示：,三、设计举例,设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。,解：（1

3、）建立原始状态图,（2）状态简化：由于题目要求设计，现只设了7个状态，所以不用再简化。,（3）状态分配（状态编码）：已是二进制状态,（4）选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CP下降沿触发 的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：,输出方程：,不化简，以便使之与JK触发器的特性方程的形式一致。,比较，得驱动方程：,（5）电路图,（6）检查自启动特性：将无效状态111代入状态方程计算：,可见111的次态为有效状态000，电路能够自启动。,四、实验内容,1、74LS112JK触发器的功能测试 按表4-4-1要求,观察和记

4、录Q和的状态。,注意：CP接单次脉冲，且每次测试时都要将触发器异步清零或置1。,表4-4-1 JK触发器74112的逻辑功能,2、74LS74D触发器的功能测试 按表4-4-2要求,观察和记录Q和的状态。,注意：CP接单次脉冲，且每次测试时都要将触发器异步清零或置1,表4-4-2 D触发器74LS74的逻辑功能,3、触发器转换 试设计一电路，将D触发器（74LS74）转换为JK触发器。,4、设计广告流水灯 共有8个灯,始终使其中1暗7亮,且这1个暗灯循环右移。要求：（1）单脉冲观察（用指示灯）；（2）连续脉冲观察（用示波器对应地观察时钟中CP,触发器输出端Q0、Q1、Q2和8个灯的波形）。,五、仪器与器材,（1）双踪示波器 YB4320型 1台（2）函数发生器 YB1638型 1台（3）电路与数字实验箱 YB3262 1台（4）直流稳压电源 DF1701S型 1台（5）主要器材 74LS74 2片 74LS138 1片 74LS112 2片 74LS00 2片 74LS20 1片,