实时信号处理(研究生).ppt

《实时信号处理(研究生).ppt》由会员分享，可在线阅读，更多相关《实时信号处理(研究生).ppt（106页珍藏版）》请在三一办公上搜索。

1、高速实时信号处理,.,主讲人:苏 涛 博士,教授研究方向:快速算法研究高速实时信号处理系统研究研究内容:并行实时信号处理机设计信号处理软件包和算法库数字信号处理器:DSP大规模可编程器件:FPGA/EPLD雷达信号处理重点实验室,目 录,第一章 实时信号处理概述信号处理的发展信号处理分类高速信号处理的实际需要信号处理的现状实时信号处理分类实时信号处理举例第二章 实时信号处理的设计流程算法仿真DSP软件设计方法的变革Matlab仿真DSP软件设计Matlab下的DSP集成设计环境,第三章 基本原理和算法基本结构采样定理正交插值-数字正交采样数据格式谱分析和FFT数字滤波器设计卷积和相关的快速算法

2、自适应信号处理矩阵运算图像和语音处理通信信号处理的常用算法雷达信号处理的常用算法,第四章 数字前端和后端设计射频收发子系统 中频设计模拟数字转换数字模拟转换模拟、数字频率预处理第五章 处理单元的实现方法多种数字信号处理器的比较 并行处理器 DSP处理系统设计过程FPGA/CPLD设计滤波器、FFT？Matlab与DSP开发的结合？,第六章 多处理器系统设计系统拓扑结构选择性能指标开发难度第七章 数据存储和通信运算和IO的 平衡运算和IO的并行DMA各种类型的存储器 数据通信方式PCI/CPCI总线VME总线点对点通信LVDS技术,第八章 硬件设计高速电路设计的特殊性传输线效应电磁兼容和信号完整

3、性同步和异步电路高速存储器负载匹配电源设计和电平转换模数混合电路第九章 软件工程系统实现的软件化开发手段的演变DSP的程序设计和优化 操作系统 测试开发层次分化软硬件协同设计,第十章 实时信号处理系统的优化设计折衷设计 效率、成本和兼容性功耗和散热抗干扰设计 可靠性设计冗余设计加密优化改进进度估计,第十二章 系统设计的考虑第十三章 系统设计实例滤波器设计电力信号监测设备图像处理通用信号处理机设计空时二维雷达自适应信号处理,讲述这门课的目的：实时信号处理中的：系统设计、关键技术参考书：高性能与高速实时信号处理：、章：算法应用、并行处理系统设计接口电路设计与编程：2、4、章：硬件选型、电路设计、系

4、统设计,第一章 实时信号处理概述,1.1 信号处理的发展信号处理:信息的变换和提取，是将信息从各种噪声、干扰的环境中提取出来，并变换为一种便于为人或机器所使用的形式。从某种意义上说，信号处理类似于“沙里淘金”的过程：它并不能增加信息量(即不能增加金子的含量)，但是可以把信息(即金子)从各种噪声、干扰的环境中(即散落在沙子中)提取出来，变换成可以利用的形式(如金条等等)。信号以多种形式存在于自然界中，信号处理可按多种形式进行。光信号经过透镜、偏振器可以得到处理。但通常所说的信号处理，几乎无例外地以电信号的形式进行。其他形式的信号可以通过传感器转化为电信号。电信号通常可以分为两大类：一类是时间和幅

5、度都连续取值的模拟信号；另一类是时间和幅度只能取某些离散值的数字信号。所以，信号处理也分为模拟信号处理和数字信号处理两大类。,由模拟信号处理发展到数字信号处理二十世纪70年代以来，数字技术快速发展并普及数字技术的显著优点是：（1）高稳定性与高精度：与模拟系统相比，其特性不易受使用条件影响，稳定性、可靠性高，计算精度高 以加法器为例，模拟电路采用了运放、电阻、电容。电源电压，阻、容误差，负载阻抗匹配，温度漂移都使加法结果不精确或不稳定。同样的电路，其电气特性无法一致。如存在1%的误差，调整校正很难-温度变化后，重新调整。数字电路：若采用16位定点，精度即可达到1/65536=1.5*10-5，若

6、采用32位浮点，精度即可达到1.7*10-38,（2）高度的灵活性：即可以通过在线重构（CPLD）或软件编程（DSP/PC）在相同的硬件上完成不同的处理功能。（3）便于大规模集成：随着微电子技术的发展，数字电路的集成度越来越高，使数字系统体积小，重量轻，可靠性高，且便于批量生产。（4）可以完成模拟系统无法具备的各种复杂处理功能。复杂的信号处理方法如自适应算法、小波。（5）便于存储和精确回放-验证；模拟信号用磁带存储，数字信号用磁盘存储，注意：存储同样质量的电视信号，磁带体积小于磁盘（目前），为降低容量，目前数字化后的电视信号质量不如原模拟信号。（6）便于系统联网，信息共享。,广义的DSP概念：

7、数字信号处理的简称。包括各种数字信号处理的算法，Matlab中的术语：诸如DFT及FFT变换，FIR数字滤波等；还指数字信号处理得以实现的硬件设备，即各种数字信号处理系统。狭义的DSP概念：专门指DSP处理器芯片。如TI公司的TMS系列芯片，ADI公司的SHARC系列芯片等。本课程中的DSP概念指DSP处理器芯片，它与CPU、FPGA并列作为数字信号处理的关键硬件核心。,1.2 信号处理分类理论分析和仿真计算:预先研究,模拟分析,系统设计前的仿真,事后分析计算机/工作站：PC，巨型机，单台/多机/网络Fortran,C,Matlab都是数字信号处理。侧重于分析、验证、测试、模拟实时信号处理:在

8、限定的时间内，现场处理-特定的时间、地点小迟延,专用型,体积/功耗小,成本低大多数是嵌入式系统，脱离PC/:DSP/单片机/FPGA,A/D,D/A移动便携式少数是计算机EDA,DSP开发工具,FPGA开发环境,调试仪器都是数字信号处理,许多信号处理的应用都需要两步：第一步：从理论分析和仿真计算开始，前期预研第二步：发展到实时信号处理。从侧重于算法的搜索、优化、验证，到在实际环境中实现它。两步在方法上的区别：第一步，分析性能，第二步，可行性如何，可靠性/成本/体积,1.3 高速信号处理的实际需要理论分析和仿真:科学计算、地质分析、气象预测、仿真模拟、图像处理，需要每秒几十亿到几千亿次运算；要模

9、拟的系统越来越大，越来越细致/逼真模拟核武器实验：每秒千亿次运算，一个月。模拟实况超级巨型计算机，IBM的每秒万亿次运算的ASCII White，体积两个篮球场，功耗相当于一个中等城镇前身：深蓝计算机，国际象棋比赛。运算能力（智力）与硬件和软件都有关新理论和新方法:性能好,复杂度和运算量很大-不断提高的PC：3GHz,实时信号处理领域 实时性强,迟延小,体积小,功耗小，成本低 通信和语音信号:每秒几千万到几亿次运算，手机 视频信号和图象:每秒几亿到几十亿次运算，网络图像传输 工程应用：导航，探测，识别 尖端技术：航空、航天、武器控制 雷达、声纳信号:每秒几十至几百亿次运算。新方法,扩大的应用领

10、域，军用转民用,1.4 信号处理的现状客观基础条件：大规模集成电路(VLSI)设计手段和制作工艺提高:工艺:0.1um 集成度:1000万门速度:3GHz 单机处理能力以10年100倍的速度增长；出现每秒运算80亿次的运算单元 单片设计利用了并行的两种手段：流水线、片内多部件并发工作 单机性能受限于：VLSI器件开关速度、片芯内部连线迟延、理论特征尺寸,1978年Intel公司推出8086现在的Pentium IV处理器（这并不是当前最快的处理器，而是最普及的高速处理器），20多年的时间里，CPU的速度是以超线性加速度提高的。在提高的这27000倍里，540倍来自于时钟频率的提高，另外50倍来

11、自于处理器结构的改进和变革。8086执行一条指令需要15个时钟周期，而Pentium一个时钟周期可执行3条指令。计算机体系结构的更新:多机处理,分布式并行处理软件技术的扩展：底层次到高层次 独立开发到协同开发、系统集成,通用并行计算机：几百几千个处理单元 每秒几千亿次运算（峰值速度）商用化 CM-5E:2600亿次运算/秒 ParagonXR/S:1500亿次运算/秒 SP2:1360亿次运算/秒 美国“高性能计算与通信计划”；ASCII WHITE：万亿次/秒计算机 欧洲“万亿次计算机计划”日本 3800亿次/秒计算机,实时信号处理：语音处理芯片：单片每秒亿次运算图象处理专用芯片：单片每秒几

12、十亿次运算无线通信基站及软件无线电：每秒几十亿次运算空时二维信号处理(STAP):大规模并行处理(MPP)STAP系统的EHPSCS：每秒几十亿次浮点运算 脉动阵/波前阵：ASIC技术，几十千个处理单元，每个0.11亿次运算/每秒,1.5 实时信号处理分类(1)按处理形式 流水处理：逐点处理，FIR，IIR，DFT，DBF 简单，迟延小 批处理（块处理）：分批处理，数据到齐才开始，结果也同时输出。FFT，相干积累 迟延大，运算量小，要求存储器大，系统复杂选择处理形式是由：处理要求/特点决定的：吞吐率，迟延 其次也受性价比影响：当两种形式都能满足要求时，选择低性价比。,举例：谱检测，FFT:Nl

13、og(N)DFT：N2 全检测）（检测8点）N=64 384 4096 512N=1024 10000 1000000 8192对慢变信号、大量频率点检测时，批处理方式的FFT算法成本低。对快变信号、少量频率点检测时，流水DFT处理方式性能好，成本低。电话拨号中的DTMF检测（12/16键，8音：4高+4低构成16种键）；对DFT算法改进DFT递推算法，更新速度更快，及时监测出信号频率的变化FFT的流水算法，运算量太大，滑动/部分重叠算法,小波短时FT当采样率一定时，对快变信号的检测容易/及时，而对慢变信号反而较难-积累时间很长。对周期信号，采样整数倍周期时间电力信号中50Hz,100Hz,1

14、50Hz,200Hz.,1000Hz采样率为8KHz,检测50Hz,需要采够20ms的整数倍,存储160点以上采样率为8KHz,检测1000Hz,需要采够1ms的整数倍,存储8点以上频率分辨率*时间分辨率恒定df*dT=pi/4,(2)按实现方法 硬件：FPGA，ASIC，固定、简单，吞吐率高 软件：PC、DSP、单片机，灵活，吞吐率低(3)按实现途径 完全开发：从底层到系统 集成：购买现成的板卡，操作系统、库，软件开发，集成不进行底层设计 开发周期短、难度低、体积大、成本高。与PC等大量生产的设备的区别：外购成品的成本高于自行设计(3)按规模分类 单片/单板：简单 多片/多板：同构，异构；流

15、水、并发(4)按应用分类 消费产品：最关心成本，体积小；批量大，采用专门设计 尖端国防：性能第一,1.5 实时信号处理举例数码相机-视频压缩，再存储VCD/DVD-视频解压，每秒25-30 Frame/s通信：语音编解码-压缩/解压、传输数字化监控：视频压缩卡，传送或存储，用计算机解压回放可视门铃：综合上述技术，实时性要求比上述都强。,探测：便携式仪器进行实地操作，道路地基，堤坝漏洞缝隙防撞雷达：汽车，毫米波导航GPS：接收卫星信号导弹制导：收发信号、目标跟踪、识别、自毁。上述例子都不便于用PC机作为处理平台。,实时信号处理系统完整的设计流程如下，可删减1 提出处理要求2 建立模型，分析仿真，

16、搜索算法，采用MATLAB工具:算法性价比折衷：性能好，可实现性强-运算量不大 确定A/D位数，采样速率，算法，硬件选型，然后进行尽可能细致的仿真验证。反复进行比较，避免后期修正这一步，25%时间，在增加3 硬件设计:15%时间，在减少 选型 A/D转换数字信号处理:以DSP/FPGA为核心，DSP+FPGA+存储器D/A变换输入/输出接口和控制 高速电路设计,第二章 实时信号处理的设计流程,4 软件设计:15%时间采用可编程器件,DSP的高级语言和汇编语言设计5 软硬件联合调试:25%时间调试工具：PC、仪器6 系统测试、改进：20%时间可靠性分析；简化，去掉冗余设计,要求:满足性能指标 可

17、扩展与易维护 开发周期短:设备成本和人力软件化、通用化处理功能可扩展:软件/硬件扩充 软件无线电 可编程通用信号处理机设计途径:自行设计:低成本,周期长,难度大购买板级产品或成套系统=机箱+板+操作系统+软件,设计流程,注意：Matlab采用双精度浮点格式，实时信号处理用定点或单精度浮点格式（代价和速度），存在误差。双精度浮点格式定点，模仿，精度动态范围饱和概念限幅，指标上的余量双精度浮点格式单精度浮点格式：IIR的极点移动到单位圆外，半径约束、尝试修改设计参数；大矩阵求逆，对角加载。余量设计,高层次的设计方法：一体化,Matlab与DSP技术的结合1 Matlab的优点：一个强大的分析、计算

18、的可视化工具，特别适用于数字信号处理算法的分析和模拟，使用非常方便。信号处理以及实时信号处理的有力工具。2 Matlab的局限：程序执行速度太慢，而Matlab所依赖的平台是计算机等设备，这类设备的体积大、功耗高，不适合于实时信号处理，设备的结构也无法满足实时信号处理所要求的高速数据输入/输出。因此Matlab在实时信号处理应用中，适合于算法的模拟、对实测数据的事后分析处理。3 实时信号处理主要还靠DSP。一种新的技术，可以将DSP和Matlab两者密切的结合起来，充分利用两者的特长，有力地促进数字信号处理算法的实现。,概念区分1 Matlab中的DSP指数字信号处理（D.S.Processi

19、ng），用Matlab工具搜索、验证算法用Matlab工具包检验算法在实际硬件上的性能ToolBoxesMATLAB Link for Code Composer StudioBlockset DSP Blockset:Design and simulate DSP systemsBlockset Embedded Target for TI C6000 DSP C6711 DSK&C6701 EVM BlocksetFixed Point Fixed point:1 to 128 bits,any Radix Point,Signed/unsigned Floating point:Doub

20、les/Singles/Custom/Control:取整/舍入 Round to Zero,Nearest,Ceiling or Floor,溢出饱和Overflows saturate wrap 产生代码，在硬件上执行,概念区分2 模拟与仿真注意：Simulation的翻译不统一，许多文献把Simulation译为仿真（如Matlab仿真），理论分析的常用术语。硬件设备中，又把用“硬件模仿硬件”的设备称为模拟器。例如，信号源模拟器，飞行模拟器。而在DSP设计领域中，与上述规则相反。DSP的调试手段有两种：一种是脱离DSP硬件电路板、利用PC机的资源模仿DSP及其外围电路的工作方式，营造出一

21、个模拟环境，在此环境下调试DSP代码，称之为软件模拟器（Simulator）的方式；另一种是将PC机和DSP电路板（称目标板）用专用的DSP仿真器及电缆连接起来，从PC机上实时监视、控制DSP的运行，我们称这种手段为实时仿真器（Emulator）的方式。习惯于把Simulation译为模拟，把Emulation译为仿真。以此标准，把针对算法的软件行为（Simulation）称为模拟，如Matlab模拟；把基于DSP仿真器及其硬件的软/硬件行为（Emulation）称为仿真。模拟（相对于数字）一词的由来：Analog的拉丁音译既然模拟的概念容易混淆，在DSP设计中，用软仿真（Simulation

22、）和硬仿真（Emulation）来区分。,软仿真（模拟器）一般用于DSP代码的前期调试，只是验证代码的功能和性能。它实用方便，无需添加设备，但模拟器的缺点是：速度太慢，例如一段图象压缩代码在真正的DSP上运行的时间是1秒，而在在2.0GHz奔腾IV机型上的模拟器下需要1个半小时，其速度相差5400倍，因此，用模拟器验证运算复杂度高、运算量大的代码很不合适。此外，用模拟器无法验证DSP在实际运行过程中的输入/输出操作。硬仿真（仿真器）对实际的DSP硬件目标板进行监控，可以几乎真实地得到DSP实际运行过程中的状态信息。,新的设计思路：一体化设计，MATLAB下算法模拟、调试DSP的集成环境，省去编

23、写专门的DSP程序。缺点是代码效率低下，两步转换的效率仅为20%*20%=4%，目前还不实用。但可进行算法在具体硬件平台上的性能验证，快捷、准确DSP软件设计方法的变革随着计算机技术、DSP技术的发展，以DSP为核心进行信号处理所用到的软件实现方法经过了多次变革。,Matlab的问题：Matlab使用方便的一个原因是它是一种解释型的语言。但解释型语言的一个缺点是执行速度很慢，另一个缺点是必须在Matlab环境下才能运行。安装Matlab环境需要几百兆以上的硬盘空间和相当大的计算机内存。只有将其编译成可执行的应用程序，才能提高执行速度，并独立于Matlab环境运行，这样生成的代码长度和需要的内存

24、空间都小得多。一般来说，Matlab程序总是先被翻译成C/C+，然后被诸如MSC+等开发工具编译成可执行文件。DSP可以用C语言设计方法，Matlab-DSP设计人员、算法研究人员就可以把Matlab和DSP开发工具集成在一起。,当然，通过这种方法得到的DSP代码，效率会低得多，这里的效率主要指程序的代码长度、运行速度。由Matlab得到的C程序比直接用C编写的程序效率低，用C程序编译后得到的汇编代码比直接用汇编语言编写的手工汇编代码效率又低，代码很长。如果不根据DSP结构、DSP目标板存储器配置对程序代码进行优化的话，生成的DSP代码肯定是低效率的。这种代码很可能只是可运行、模拟/仿真的，只

25、具有分析意义。代码必须优化，才具备实用性。例外：DSP的速度相对于算法所要求的高得多，最快的DSP运算30亿次/s，即使4%的低效率，也能满足运算1.2亿次/s的需要,其方法是：Matlab程序先被转换为C程序，再针对特定的DSP型号、DSP目标板，编译（转换）成DSP汇编指令，最后生成DSP的可运行、可模拟/仿真的代码。研究设计人员可以不去关心这两个转换步骤是如何具体实现的：这两步是由Matlab自动实现的。对用户来说，具体过程几乎都是透明不可见的，用户只能、也只需少量地去操纵其中的一些环节。特别是对于专门研究算法的人员，他们无需熟悉、甚至了解具体的DSP硬件结构、功能、指令、DSP目标板上

26、存储器的配置。只要在Matlab环境下，就可检验算法在一种或几种DSP上的实际运行效果。前期及早发现问题。这样，还把在Matlab下模拟DSP实现某个算法的繁琐过程，以及用C和汇编编写、调试DSP代码的复杂性遮掩起来。用户只要会使用Matlab，即可在DSP上测试算法。,MathWorks公司和TI公司联合开发的工具包Matlab Link for CCS Development Tools把Matlab 和TI 的DSP集成开发环境（Code Composer Stadiu，简称CCS）及目标DSP连接起来。Matlab Link for CCS Development Tools作为Mat

27、lab的一个新工具箱被集成在Matlab6.1(Release13)以及更新的版本中。利用此工具可以像操作Matlab变量一样来操作TI DSP的存储器或寄存器，即整个目标DSP对于Matlab是不可见（透明）的，开发人员在Matlab环境下，就可以完成对CCS的操作，对DSP目标程序中的函数进行操作，读写DSP中某一段存储器或寄存器，利用RTDX实时数据交换等，所有这一切操作利用Matlab命令和对象来实现，简单、方便、快捷。,Matlab Link for CCS Development Tools可以支持CCS能够识别的任何目标板，包括TI公司的C6x11 DSK、C6x01 EVM板和

28、用户自己开发的目标DSP（C2000，C5000，C6000）板。如果把此工具与MathWorks公司和TI公司联合开发的另一工具包Embedded Target for the TI TMS320C6000TM DSP Platform配合使用，可以直接由Matlab的Simulink模型生成TIC6000DSP的可执行代码，即在集成的、统一的Matlab环境下完成DSP开发的整个过程。目前，这两个工具只用于DSP程序的性能验证、调试过程,思考题：计算机是否适合于实时信号处理？原因何在。Matlab在实时信号处理中的作用有哪些？是否适合于实时信号处理？为什么？列举Matlab工具中的数字信号

29、处理工具有那些。,第三章 基本原理和算法,3.1 基本结构A/D+数字信号处理+D/A,3.2 采样定理采样之后，频谱周期化-产生混叠,应先模拟低通滤波 采样位数:幅度离散化,量化误差足够小 采样速率:时间离散化，采样点足够密(1).Nyquist采样定理（第一）:基带信号,(低通采样)fs=2*fmax,频谱才不混叠，模拟抗混叠滤波器(2).带通信号采样定理（第二）(欠采样,带通采样,中频采样)实信号存在于有限频带(载频信号有效带宽)，有镜像 f0:载频提高,B/2-中频-射频完全正交的复信号频谱,例 7MHz带宽,24.5MHz中频，fmax=28MHz,fmin=21MHz 7MHz带宽

30、,17.5MHz中频，fmax=21MHz,fmin=14MHz 7MHz带宽,10.5MHz中频，fmax=14MHz,fmin=7MHz 7MHz带宽,3.5MHz中频，fmax=7MHz,fmin=0MHz按照带通采样定理:fs=14MHz对带通信号按照低通采样定理，代价大:f0=10.5MHz，fs=28MHz f0=3.5MHz，fs=14MHzf0的选择-增加，有利于中频滤波器设计fs的选择-减小fs，fs稍大于2B，有利于数字滤波考虑前端（模拟、高中频）、后端（数字）滤波,带通信号采样不混叠的充要条件：,取等号时，等同于带通采样定理不取等号时，数字谱不在数字通带的中央，正交插值的

31、混频器系数不能简化成0、1、-1的形式,(3).降低采样速度的意义：A/D变换的实现：价格、设计难度器件：16bit 40MHz数字信号处理：运算负荷与数据率成正比,(4)完全正交信号的采样率：以单频信号为例。图示sinwt=(ejwt-e-jwt)/2coswt(ejwt+e-jwt)/2相加（数字化后)后，镜频抵消对限带信号来说，也是如此。图示fs=fmax 对低通信号来说，降低了采样率fs=B 对带通信号来说，也降低了采样率：单倍带宽采样原因是：正交的复信号带宽只有对应实信号带宽的一半概念：正频、负频=镜频单边带、双边带,要实现正交采样，有两种方法：模拟信号的正交采样模拟实信号经过模拟正

32、交检波，得模拟复数信号，再采样。与数字正交采样的效果等效，但实现难度、得到的实际性能不一样。IQ一致性：幅度一致、相位正交。模拟电路得到的I、Q不正交，存在镜频剩余，造成混叠数字正交采样更好。模拟正交检波、采样的框图，如下数字正交采样的框图两种：一种由模拟正交采样得来，结构相近，如下另一种简化的等效图。下节介绍。,4个采样定律：实信号、复信号，低通、带通；带通采样定理是带通信号采样不混叠的充分条件 3032MHz的信号，如何采样低通采样定理和带通采样定理的统一性：前者是后者的特例。低通采样定理：也可用B、f0、fs表示，B、f0、fs的关系，B=fmax掌握带通采样定理的参数确定方法：中频，B

33、，采样率 B、f0、fs熟悉时域抽取和频域折叠的对应关系时域插值频域扩展（补0）频域插值时域扩展（补0）练习：信号带宽=B，其它参数任意设定，那么最低的f0、fs各是多少？这时，遵循哪一个采样定理？写出这时的B与fmin，fmax的关系；写出这时的f0与fmin，fmax的关系；,3.3 数字正交采样单路实信号采样,恢复出基带复数信号,注意：有时不能直接置负频率为0。如上图示因为理想低通滤波是不可实现的。既然数字信号带宽已经小于fs,就应抽取。抽取提高了数据利用率、也降低了通信速率。,3.4 数据格式A/D后的数据都是定点格式模拟信号-2V2V，10位A/D，最高位是符号量化间隔：4V/102

34、4=4mV-2V10 0000 0000=200H 2V01 1111 1111=1FFH 4mV00 0000 0001=001H 常需要符号扩展低位填，对16位处理器，高位不能空或固定接0/1：要么将10位数据线接16位的高10位 要么将10位数据线接16位的低10位，高5位符号扩展或用指令先左移，再带符号扩展进行右移 200H8000HFE00H,仍是负数 001H0040H0001H,仍是正数,定点格式：N，二进制小数点位置固定,无符号数2N-1 有符号数，第一个是符号位整型：Q0，00010101.=21(10)数据动态范围：-2-N+12N-1 精度：1 N=8，-128127（无

35、符号：0255）小数（纯小数/分数）：Q N-1，0.0010101=2-3+2-5+2-7(10)=0.16438(10)N=8，精度：2-7=0.007874015 动态范围：-10.99212598420*lg(range/precision)=20*N*lg2,每位6dB,定点运算简单，需要硬件资源少：其它运算的基础溢出问题：加法精度不损失，但可能溢出：多次加法，预先缩小，乘比例因子，或对结果移位，低位（精度）损失 00100010+00100010+8次=100010000 右移2位01000100乘法溢出：更严重，N*N位2N-1位,但只能存N位整数：变大，不能全取取低位，不失真，

36、高位有1则错溢出取高位，减小，相当于右移，低位（精度）损失0000 0010*0000 1110=0000 0000 0001 1100对小结果取低位0100 0000*0110 0001=0001 1000 0100 0000对大结果取高位:实际情况中，很难取舍，最好是增加位数,小数：结果变小取高位，不失真，低位（精度）损失，不溢出取低位，放大，相当于乘比例因子（谨慎），高位有1则错0.010 0000*0.110 0000=0.001 1000 0000 00000.011 0001*0.010 0000=0.000 1100 0100 0000为了不溢出，则精度肯定损失优先保证为防止溢出

37、并且精度少损失，编写程序时清楚运算结果的变化范围对输入数据、系数预先缩放（比例因子），将小值放大，大值缩小对中间运算结果也缩放，最终结果调正，补偿各级缩放因子比例因子难确定（依实际输入数据而定，留有保护位），程序码不直观，容易出错，或与理论值模拟值不一致在Matlab中，专门有定点分析工具,乘法:整数 vs 分数,.5.0,.25.0,.5.0,0.5.,0.25.,0.5.,整数乘法:结果变大:,分数乘法:结果变小：,结果,十进制小数点,位数变化的大致规则:(A.B)*(R.T)bits=(A+R).(B+T)bits,定点模仿浮点,增大动态范围浮点格式：符号+指数+尾数（0.51）0010

38、1010=2010*0.1010=4*0.625为保证尾数0.51，规格化/归一化：调整尾数、指数 2001*1.1011=2010*0.1101（归一化,丢末位）2010*0.0110=2001*0.1100（归一化,末位补0）浮点乘，指数相加，尾数乘，归一化浮点加法：反而比乘法复杂指数对齐，以尾数较大数为基准，较小数尾数右移（精度损失），指数增大尾数加归一化,00101010=2010*0.1010=2010*0.1010+00011110=2001*0.1001=2010*0.01001=2010*0.11101=2010*0.1110多条指令或操作才完成，编程复杂化，代码长，运行慢浮点

39、处理器直接支持浮点，自动指数对齐，归一化，单周期完成先要将A/D数据转换为浮点，100100.0编程简单、直观，不易出错同时也支持定点32位浮点处理器：1符号+8指数+23尾数动态范围：-10381038 指数是无符号数，2e-127精度10-38,掌握：1 定点符号/无符号数的表示方法2 定点整数/小数的表示方法 8位有符号定点纯小数的动态范围是多少；绝对值最大的正数是多少，绝对值最大的负数是多少，绝对值最小的正数是多少，分别写出其2进制和10进制表示。3 定点数加法/乘法溢出时，如何处理？32位浮点数据的表示方法:s e7-0 f22-0(-1)s*2e-127*(1.f)“1”是隐含的，

40、当某次运算结果的尾数超过12的范围时，必须归一化。4 给出一个32位浮点数，写出其十进制数值。DSP接口设计书P234，3f800000H=1.0 e=127,f=1.0 3f000000H=0.5 e=126,f=1.0c0e00000H=7.0 e=129,f=1.75,3.5 谱分析和FFT在时间上无法分离的信号,在频率上可以分离TDMA:通信，固定电话（模拟），分成时隙，一条中继线路32个用户同时通话,每个用户分配（占用）的时隙固定,定时提取FDMA:最广泛，通信中25KHz/用户带宽 话音3KHz，8KHz采样 每个用户占用的频带不固定，带通滤波CDMA:通信，码相关，动态调节发射功

41、率，通信质量与用户数反比SDMA:阵列天线,定向发射接收，频率的重复使用几种体制结合使用,付立叶变换,将采样信号变换到频域,进行分析/检测/滤波,MTD,空时处理利用FFT,减少FIR运算量DFT的运算量:N*N,滑动处理方便,点频检测,DTMFFFT的运算量:N*log2N,批处理,所有频率点,基:2的幂次,举例：谱检测，FFT:Nlog(N)DFT：N2 全检测）（检测8点）N=64 384 4096 512N=1024 10000 1000000 8192对慢变信号、大量频率点检测时，批处理方式的FFT算法成本低。对快变信号、少量频率点检测时，流水DFT处理方式性能好，成本低。电话拨号中

42、的DTMF检测（12/16键，8音：4高+4低构成16种键）；对DFT算法改进DFT递推算法，更新速度更快，及时监测出信号频率的变化FFT的流水算法，运算量太大；改进：滑动/部分重叠算法,小波短时FT当采样率一定时，对快变信号的检测容易/及时，而对慢变信号反而较难-积累时间很长。对周期信号，采样整数倍周期时间电力信号中50Hz,100Hz,150Hz,200Hz.,1000Hz采样率为8KHz,检测50Hz,需要采够20ms的整数倍,存储160点以上采样率为8KHz,检测1000Hz,需要采够1ms的整数倍,存储8点以上频率分辨率*时间分辨率恒定df*dT=pi/4,3.6 数字滤波器设计 F

43、IR滤波器-横向滤波器,对称,线性相位,稳定 IIR滤波器,阶数少,不稳定,二节阶型基于乘加器结构：标准型难实现，多采用转置型,3.7 卷积和相关的快速算法 FIR滤波器的运算量。实数、复数：现有硬件作FFT的速度很快。用FFT方法实现FIR滤波：长度为M的序列x(n)与长度为N的序列h(n)的循环卷积和DFT变换为：y(n)=x(n)h(n)n=0，1，maxN，M-1 X(k)=DFT(x(n)k=0，1，M-1 H(k)=DFT(h(n)k=0，1，N-1 两个序列循环卷积等效于频域相乘 Y(k)=X(k)H(k)k=0，1，maxN，M-1 y(n)=IDFT(Y(k),频域法完成线性

44、卷积更快的条件:N较大（L=M+N，L=2的幂,复数）3TL+4LTM 4MNTM 2TL+4LTM 4MNTM定长M，取L为最接近的2的幂L=1024,M=924,N=100,TL=460us,TM=25ns 920us+100us 9240us,FIR滤波器（时域滤波）的运算量。复数：4*L*N实数和复数运算量的差别。频域FIR滤波的运算量举例比较用运算量比较：用运算时间比较：L=1024,M=924,N=100,TL=460us,TM=25ns920us+100us 9240us两种比较方法一致，有微小差别。后者更贴近实现。,长序列的分段处理:重叠相加,重叠保留重叠保留法的运算量较小吞吐

45、率d()(2TL+4LTM）()(2T1k L log2L/10240+4LTM）FFT运算量=L log2L，超线性增加，希望小有效点比例（）/，希望大关于求导，得极值点opt(d最大），附近两点（的幂次）、，代入上式（或从图形中观察），再比较dSHARC:T1k=460us，TM=0.025us，N=100若opt，选，d=.9MHz信号处理迟延是:460+4*1024*0.025+460+924/0.8=2049usFIR时域滤波迟延=100/2/0.9=63us,1 序列长K，滤波器长度N，实乘加指标TM，T1k，优化设计使吞吐能力最大；带入参数K=420*18，设备处理能力为：T1k

46、=460us,TM=0.025us,N=114，求可达到的最大吞吐率（能力）。若系统吞吐率可调节，设定为此最大吞吐能力，信号处理迟延是多少？若信号采样率已固定，为0.5MHz，小于最大吞吐率，则系统吞吐率只能取较小值，即信号采样率，设定为此最大吞吐能力，信号处理迟延是多少？2 序列长度无限，采样率7MHz（系统吞吐率给定），T1k=460us,TM=0.025us，N=114，优化设计，使设备量最小，确定设备量个数（并行处理，效率100%）,1 列表法：L=256，TL=460/4*8/10=92us,1+(K-L)/(L-N)=1+51.43,-53T=53(92*2+4*L*0.025)=

47、11108.6usL=512，TL=460/2*9/10=207us,1+(K-L)/(L-N)=1+17.7,-19T=19(207*2+4*L*0.025)=8838.8usL=1024，TL=460us,1+(K-L)/(L-N)=1+7.18,-9T=9(460*2+4*L*0.025)=9201.6usSd=18*420/8838.8us=0.86MHzSdSd=Sd，迟延=2*207+4*L*0.025+(L-N)/Sd=928usSd=0.5M，迟延=2*207+4*L*0.025+(L-N)/Sd=1312.4usFIR时域滤波迟延=N/2/Sd=114us,2 序列长度无限，

48、采样率7MHz（吞吐率给定）单设备吞吐能力d()(2TL+4LTM）()(2T1k L log2L/10240+4LTM）L=256,Sd=(256-114)/(2*92+4*256*0.025)=0.68MHzL=512,Sd=(512-114)/(2*207+4*512*0.025)=0.86MHzL=1024,Sd=(1024-114)/(2*460+4*1024*0.025)=0.89MHz与上例结论不同8个设备并行处理，效率100%,实时信号处理的两个基本指标：吞吐能力，数据输入、输出DSP的速率，输入速率=数据采样率输出速率常等于输入速率,也可能很低:结果数据少FIR滤波器的吞吐率

49、=数据采样率，恒定的对批处理来说，平均吞吐能力=L/T 当输入、输出速率不相等时，吞吐能力指输入速率 抽取滤波器：过采样下，输入速率输出速率，便于AD前的模拟滤波（初步滤波），模数转换后，再使用数字低通滤波(比模拟的精度高,调整设计方便),再抽取（减轻后续DSP压力）。抽取提高了数据利用率。内插滤波器：输入速率输出速率，平滑DA输出台阶：便于DA后的模拟滤波在数字域提高采样率(先补零,再内插)D/A后,信号频带间隔加大,易于模拟滤波,迟延：吞吐率给定后，输入到输出的迟延FIR滤波器：N阶滤波器迟延相当于N/2,群迟延N/2/Sd，实际吞吐率 IIR滤波器：稳定的IIR才有意义，平均迟延批处理方

50、法的迟延比流水处理的迟延大用FFT实现FIR滤波是批处理，其迟延为：第一个样点：L/Sd+TL+4*L*TM+TL末尾样点：TL+4*L*TM+TL+L/Sd,3.8 自适应信号处理：自适应门限、自适应均衡、自适应对消，越来越广软件处理比硬件处理有较多优势最小二乘问题 可以描述为：对一个MN矩阵X(MN)和一个长度为M的矢量y，需要求出长度为N的权矢量w，满足:minXw-y2 w的最佳解wLS被称为最小二乘解wLS=(XHX)-1XHy最小二乘问题的两种求解方式：均方域算法：矩阵求逆或Cholesky分解，运算量小数据域算法：QR分解类方法,稳健、可并行，适于大矩阵,(1).矩阵求逆或Cho