主要的PLD厂商及其产品.ppt

《主要的PLD厂商及其产品.ppt》由会员分享，可在线阅读，更多相关《主要的PLD厂商及其产品.ppt（95页珍藏版）》请在三一办公上搜索。

1、1,主要的PLD厂商,主要的PLD厂商,主要的PLD厂商：,主要的PLD厂商,1.Altera公司九十年代以后发展很快，是三大PLD供应商之一。早期有MAX 系列（第一代基于乘积项结构的 CPLD）；后来有FLEX系列、APEX系列、ACEX系列；2002年推出Cyclone 系列（成本最低）、Stratix系列（高速、高密度）；2004年推出Cyclone II系列、Stratix II系列，MAX II系列（第二代低成本MAX CPLD产品，采用新的查找表结构）Altera公司的PLD的特点：高性能高集成度高性价比器件延时可预测丰富的IP核、宏功能库,Altera、Xilinx 和 Lat

2、tice 是全球最大的三个PLD厂商,全球CPLD/FPGA产品60%以上是由Altera和Xilinx提供的。,主要的PLD厂商,2.Xilinx（赛灵思）公司FPGA的发明者（Xilinx 公司于1985年首次推出FPGA），老牌PLD公司；三大PLD供应商之一；产品种类较全：FPGA：XC，Virtex，Spartan系列CPLD：CoolRunner，XC9500系列通常来说，在欧洲用Xilinx产品的人多，在日本和亚太地区用Altera产品的人多，在美国则是平分秋色。开发软件：Foundation早期的开发工具，逐步被ISE取代；ISEXilinx公司集成开发的工具；ISE Webp

3、ackXilinx提供的免费开发软件，功能比ISE少一些，可以从Xilinx网站下载；嵌入式开发套件（EDK）用于开发集成PowerPC硬核和MicroBlaze软核CPU的工具；System Generator for DSP配合Mathlab，在FPGA中完成数字信号处理的工具。,主要的PLD厂商,3.Lattice（莱迪思）公司ISP（In System Programmable）技术的发明者，ISP技术极大地促进了PLD产品的发展。三大PLD供应商之一；GAL器件最早由Lattice公司生产，于80年代初期推出。其PLD产品包括高密度PLD和低密度PLD。主要产品有ispLSI2000

4、/5000/8000，MACH4/5，ispMACH4000等。中小规模PLD比较有特色，不过其大规模PLD、FPGA的竞争力还不够强。1999年推出可编程模拟器件。开发工具比Altera和Xilinx略逊一筹。开发工具主要有ispDesignEXPERT、ispLEVER（后者2002年新推出）。,主要的PLD厂商,4.Actel公司是反熔丝（一次性烧写）PLD的领导者，1988年推出第一个反熔丝（antifuse）FPGA产品。由于反熔丝PLD抗辐射、耐高低温、功耗低、速度快，所以在军品和宇航级上有较大优势。Altera和Xilinx则一般不涉足军品和宇航级市场。是 FPGA的专业制造商。

5、其FPGA 产品被广泛应用于通讯、计算机、工业控制、军事、航空和其他电子系统。由于采用了独特的抗熔丝硅体系结构，其FPGA产品具有可靠性高、抗辐射强、能够在极端环境条件下使用等特点，因而被美国宇航局的太空船（spacecraft）、哈勃望远镜修复、火星探测器（Mars Explorer）、国际空间站（International space station）等项目所采用。结合了E2CMOS和ISP 技术，采用的是反熔丝开关，因此为OTP一次性编程器件。适于产品定型后的批量生产，便于保护知识产权。开发工具有Designer，Libro2.2。,Altera公司的系列产品,一、Altera器件系列简

6、介二、Altera器件的用户I/O引脚 和典型可用门三、Altera器件的命名方法四、MAX系列 五、Cyclone系列六、Cyclone系列七、Stratix系列八、Stratix系列九、Stratix GX系列,内容概要,Altera公司的系列产品,一、Altera器件系列简介,注1：2002年还推出Stratix GX系列，支持高速信号。注2：除MAX系列为CPLD外，其余均为FPGA。,Altera公司的系列产品,Altera公司的PLD产品 MAX系列 基于乘积项的结构，第一代CPLD（第二代MAX基于查找表）FLEX系列 基于查找表的结构，集CPLD和FPGA的优点于一身 APEX

7、系列（支持SOPC）系统级芯片，多核结构，集成度较高 ACEX系列 结构与FLEX10K系列器件类似，但工作电压和制作工艺不同 Cyclone系列（支持SOPC）2002年推出低成本FPGA Cyclone，2004年推出Cyclone Stratix系列（支持SOPC）2002年推出高速度、高密度FPGA Stratix，2004年推出Stratix,Altera公司的系列产品,HardCopy系列器件,业界最引人注目的结构化ASIC。在最终投片前，使用Stratix系列器件进行设计原型的开发和验证，然后将其无缝移植到全定制器件HardCopy中，无风险、低成本、周期短。关键特性：在系统和硅

8、片内大批量设计验证；FPGA原型至低成本、大批量结构化ASIC的全套移植；对FPGA原型的置入式替代；可采用Cadence、Mentor Graphics、Synopsys和Synplicity公司的标准综合、验证、时序分析和等价校验工具，并结合Altera的Quartus 软件进行设计；支持Nios 嵌入式处理器。,Altera公司的系列产品,二、Altera器件的用户I/O引脚和典型可用门,Altera公司的系列产品,三、Altera器件的命名方法,可用门数，以K为单位,1.FLEX系列 EPF10K250 FLEX 10K系列，有2501000个可用逻辑门 EPF6010 FLEX 60

9、00系列，有101000个可用逻辑门 2.MAX系列 EPM9320 MAX 9000系列，有320个可用宏单元 EPM7032 MAX 7000系列，有32个宏单元 EP610、EP910、EP1810 Classic系列*EPM240 MAX 系列，有240个逻辑单元 3.APEX系列 EP20K1500APEX 20K系列，有15001000个可用逻辑门*EP2A90 APEX II系列，约有901000个LE,宏单元数,逻辑单元数,Altera公司的系列产品,4.ACEX系列 EP1K30ACEX 1K系列，有301000个可用逻辑门-*5.Cyclone系列 EP1C20Cyclon

10、e系列，约有201000个LE EP2C70Cyclone 系列，约有701000个LE*6.Stratix系列 EP1S80Stratix系列，约有801000个LE EP2S180Stratix 系列，约有1801000个LE*7.Stratix GX系列 EP1SGX40GStratix GX系列，约有401000个LE,新产品的容量均用LE数来衡量！,Altera公司的系列产品,四、MAX系列,Altera公司的系列产品,MAX:The Lowest-Cost CPLD Ever0.18-m Flash TechnologyNew Logic ArchitectureLUT（Compa

11、re with MAXProduct Term）1/2 the Cost1/10 the Power Consumption2X the Performance4X the DensityNon-Volatile,Instant-On（瞬态启动）Supports 3.3-,2.5-&1.8-V Supply Voltages,Altera公司的系列产品,MAX Advantages,Altera公司的系列产品,Formula for Breakthrough,Altera公司的系列产品,MAX Device Family,Altera公司的系列产品,MAX Packaging&User I/O

12、 Pins,低成本封装：TQFP和FBGA每一种密度下的每一种封装具有优化的I/O引脚数引脚与MAX 7000或MAX 3000不兼容,Altera公司的系列产品,1.成本优化的架构 传统的CPLD架构基于宏单元的逻辑阵列块（LAB）和特定的全局布线矩阵（Global Routing）逻辑密度增加，布线区域呈指数增长MAX的CPLD架构基于LUT的LAB阵列和特定的多轨道连线（MultiTrack Interconnect）逻辑密度增加，布线区域呈线性增长,MAX 系列的主要特征,Altera公司的系列产品,MAX Architecture,Altera公司的系列产品,2.低功耗,Altera

13、公司的系列产品,MAX&MAX II Comparison,Altera公司的系列产品,3.高性能 MAX 7000系列工作频率可达151.5MHz，tPD=6nsMAX II工作频率可达300MHz，tPD=3.6ns4.用户Flash存储器（MAX系列没有）内嵌用户Flash存储器，容量8Kbit，用户可访问、可编程。用途替代串行EEPROM，存储修订版本号或序列号；替代通用小容量Flash，存储ASIC、ASSP、模拟器件、微处理器或微控制器的初始化数据。与用户Flash存储器的接口串行外设接口（SPI），并口，可编程逻辑例化的接口,Altera公司的系列产品,5.实时在系统可编程能力（

14、ISP）Flash配置块和可编程逻辑块分离，使得ISP成为可能，允许用户编程正在工作的器件；无须将设备断电，可快速进行现场产品升级。远程升级的步骤（1）通过一个确定的、或远程的连接，将编程比特流发送给应用系统，通过JTAG端口将数据下载到配置Flash存储器中并存储，此时用户Flash存储器、可编程逻辑和I/O管脚依然在工作状态，正常运行不受干扰；（2）新比特流可以立即更新可编程逻辑，或等到下一个上电循环当系统使用较少时再更新。,Altera公司的系列产品,6.灵活的多电压MultiVolt内核允许器件在1.8V、2.5V或3.3V电源电压环境下工作：对应1.8V、2.5V或3.3V电源电压，

15、有两个器件系列，设计者可根据电路板的电源电压选择不同的器件系列，从而减少电源电压的种类数量，简化板级设计；支持Altera的多电压I/O接口特性：允许和其它器件保持1.5V、1.8V、2.5V或3.3V逻辑级的无缝连接。因为MAX II器件内部有两个或4个I/O区，每个I/O区可采用独立的VCCIO供电。,Altera公司的系列产品,7.JTAG翻译器 MAX II具有被称为JTAG翻译器的功能：允许通过MAX II器件执行定制的JTAG指令，配置单板上不兼容JTAG协议的器件（如标准Flash器件）；可作为Flash下载器使用8.I/O能力MAX II 的I/O能力加强了易用性和系统集成能力

16、：支持多种I/O标准（见基于FPGA的嵌入式系统设计P16表1.5）；支持热插拔（见书P16表1.6）；快速I/O连接；多个I/O区，每个I/O区支持一个独立的I/O标准，与其他器件保持多个电压级别的无缝连接。,Altera公司的系列产品,五、Cyclone系列,Altera公司的系列产品,1.概述有史以来成本最低的FPGA；比以前的低成本FPGA性能优越57%；采用成本优化的全铜SRAM工艺，工艺线宽0.13m；电源电压1.5V；支持热插拔；完全支持3.3V单端I/O标准；完全符合3.3V PCI规范2.2版本；2,91020,060个逻辑单元(EP1C3 EP1C20）；59,904 29

17、4,912bit的嵌入RAM；封装形式多种：144-Pin TQFP，400-Pin FBGA；EP1C20最大用户I/O引脚数为301。,低成本！,Altera公司的系列产品,Note:All Densities Will be Offered in All Speed Grades(-6,-7,-8),(1)250K Units in 2004,(2)50K Units for End 2003,Prices Startingat$4,Cyclone Family Overview,这里C指Cyclone系列，C后面的数字代表逻辑单元数，以K为单位。,Altera公司的系列产品,Cyclo

18、ne Package Offerings&User I/O Pins,100-PinTQFP*0.5 mm16 x 1665,DeviceEP1C3EP1C4EP1C6EP1C12EP1C20,Denotes Vertical Migration,324-Pin FBGA*1.0 mm19 x 19249249233,240-Pin PQFP*0.5 mm34.6 x 34.6185173,144-PinTQFP*0.5 mm22 x 2210498,400-Pin FBGA*1.0 mm21 x 21301301,256-Pin FBGA*1.0 mm17 x 17185185,*TQFP=

19、Thin Plastic Quad Flat Pack纤薄四方扁平封装*PQFP=Plastic Quad Flat Pack 塑料四方扁平封装*FBGA=Fineline BGA 细线球体栅格阵列封装,Altera公司的系列产品,Half the Price of Competition,ProASIC Devices,Spartan-IIEDevices,Relative Die SizeDensity(LEs)PriceConfiguration,CycloneDevices,ispXPDevices,1.05,980$8.95Optional,2.16,144$17.95Optiona

20、l,N/A6,100$35.00Embedded,N/A7,056$125.00Embedded,ProductFeatures,PLUS,(1)Competitors Pricing Obtained from(or Based on)Product Press Releases on Devices Shipping Today,(1),EP1C6,Altera公司的系列产品,Complete Low-Cost Solution,Configuration Device,New Low-Cost Serial Configuration Device FamilySignificantly

21、 Reduces Overall Solution Cost,Relative Cost,VolumePricing of$1 to$3,Previous Altera Solutions,CycloneSolution,65%Total Cost Reduction,1.75,1.50,1.25,1.00,0.75,0.50,0.25,0,FPGA,Altera公司的系列产品,EP1C20 Device Floorplan,EP1C20,Phase-Locked Loops(PLLs),Logic Array,M4K RAM Block,Bottom IOEs:LVDS&DDR,Top IO

22、Es:LVDS&DDR,Side IOEs:LVDS,DDR&PCI,Side I/O Elements(IOEs):LVDS,DDR&PCI,（1）,（2）,（3）,（4）,Altera公司的系列产品,2.嵌入式存储资源由1列或2列M4K存储器块组成。M4K块可以用来实现软乘法器，以满足图像处理、音频处理和消费类电子产品的需要；软乘法器可以根据数据位宽、系数位宽来定制，并根据需要选择精度。,Altera公司的系列产品,M4K Embedded Memory Blocks,Type:M4K RAM BlockApplications:Header Storage,Channelized Fun

23、ctions,Packet ProcessingSize:4,608 Bits(Includes Parity Bits),Features,200-MHz Performance Fully Synchronous True Dual-Port Mode Simple Dual-Port Mode Mixed-Clock Mode Mixed-Width Mode Shift Register Mode Read-Only Mode Byte Enables Initialization Support,ReadPort(A),Write Port(B),4Kx1,2Kx2,1Kx4,512

24、x8,256x16,128x32,512x9,4Kx12Kx21Kx4512x8256x16128x32512x9256x18128x36,256x18,128x36,Supported in Simple&True Dual-Port Mode Supported Only in Simple Dual-Port Mode,Mixed-Width Configurations,Altera公司的系列产品,3.专用外部存储接口电路支持与DDR SDRAM、FCRAM以及SDR SDRAM器件的快速、可靠数据交换，最高速率可达266Mbps。133-MHz Interface Supported

25、 in Top&Bottom I/O BanksLimited Support in Left(1)&Right I/O BanksUp to Two Independent Groups per BankEach Supporting 8-Bit Wide Data Bus,Device Bottom Edge,DQS Signal Pin,Associated DQ Signal Pins,Altera公司的系列产品,4.支持的接口及协议支持多种串行总线和网络接口、通信协议，并提供有IP核PCI总线支持66MHz,32-bit PCI 标准SDRAM和FCRAM接口10/100Mbps及千

26、兆以太网串行总线接口SPI、I2C、IEEE 1394、USB通信协议支持E1、E3、T1、T3、SONET/SDH通信协议；支持POS-PHY和UTOPIA通信接口协议,Altera公司的系列产品,5.I/O特性Cyclone device IOEs support the following I/O standards:3.3-V LVTTL/LVCMOS2.5-V LVTTL/LVCMOS1.8-V LVTTL/LVCMOS1.5-V LVCMOS3.3-V PCILVDS（低电压差分信号）SSTL-2 class I and IISSTL-3 class I and IIDiffere

27、ntial SSTL-2 class II(on output clocks only)5.,Altera公司的系列产品,6.支持Nios 系列嵌入式处理器Nios II系列嵌入式处理器和外围设备占用约600个LE，可实现SOPC；在最大Cyclone器件EP1C20中，可集成多个Nios II处理器；可以在Nios II处理器指令集中增加用户定制指令，加速软件算法。,Altera公司的系列产品,7.配置器件3.3-V Altera Serial Configuration Device FamilyHigh-Volume PricingLess than 10%the Price of Cy

28、clone DeviceRanges from$1 to$3Uses New Active Serial InterfaceBased on Flash TechnologyArea-Efficient 8-Pin SOIC Packaging,Altera公司的系列产品,六、Cyclone 系列,Altera公司的系列产品,1.主要特性Cyclone II FPGAs Introducing The Lowest-Cost FPGAs EverIndustrys Smallest Die SizeLowest Price per Logic DensityLow-Cost Package O

29、fferings30%Lower Cost than Cyclone Enhanced Feature Set3x the Density of Cyclone（EP1C20EP2C70）Dedicated 18x18 Multipliers for DSP FunctionsDedicated External Memory Proven 90-nm Process Technology2nd Altera Product on TSMC 90-nm Process,Cyclone 为0.13m,高密度、低成本！,Altera公司的系列产品,Cyclone Family Comparison

30、,Altera公司的系列产品,Cyclone II Device Family,Altera公司的系列产品,Cyclone II Packaging&User I/O,Altera公司的系列产品,2.专用外部存储器接口External Memory Interface Summary,Altera公司的系列产品,3.I/O特性(I/O Standards Summary),Altera公司的系列产品,Other I/O FeaturesPCI Support64-Bit,66-MHz PCI v2.264-Bit,100-MHz PCI-X Mode 1 Programmable Drive

31、StrengthHot Socketing Support（支持热插拔）,Altera公司的系列产品,4.支持Nios II嵌入式处理器Nios II系列嵌入式处理器和外围设备占用约600个LE，可实现SOPC(System-on-a-Programmable-Chip可编程片上系统)；在最大Cyclone器件EP2C70中，可集成多个Nios II处理器；每个Nios II处理器可实现功能：运行一个操作系统；通过以太网连接提供远程升级和FPGA配置；数据和I/O处理。,Altera公司的系列产品,七、Stratix,用于设计复杂的高性能系统,The Stratix Device Family

32、,New Levels of System Integration,高密度、高性能！,Altera公司的系列产品,Cyclone有2,91020,060个逻辑单元,1.5V电源电压；采用0.13um全铜SRAM工艺；提供更多的性能、更高的密度和增强的特性；采用了片内终结技术。,Altera公司的系列产品,Stratix Device Family,EP1S120 114,140 10,118,016 28,这里S指Stratix系列，S后面的数字代表逻辑单元数，以K为单位。,Altera公司的系列产品,Stratix Package Offerings&User I/O,Vertical Mi

33、gration Supported,WB=Wire BondFC=Flip Chip,Altera公司的系列产品,1.高性能架构加快模块化设计Stratix Architecture Overview,Logic ArrayBlocks(LABs),M512 RAM Blocks,DSP Blocks,M4K RAMBlocks,M-RAMBlocks,I/O Elements(IOEs),（1）,（2）,（3）,（4）,Phase-LockedLoops(PLLs),（5）,Altera公司的系列产品,Stratix采用了具有DirectDrive技术的MultiTrack互连线，实现不同设

34、计模块之间的通信DirectDrive技术：确保任何功能无论在器件中的什么位置都具有一致的布线资源，避免了因设计改变而重新进行系统优化，简化了模块设计的系统集成；MultiTrack互连线：Stratix在器件内进行时钟分配，提供22个时钟，即16个全局时钟，4个区域时钟，2个快速区域时钟,CLK3.0,CLK15.12,CLK11.8,Global Clock Networks,RCLK3.0,RCLK15.12,Regional Clock Networks,FCLK1.0,Fast Regional Clock Networks,Altera公司的系列产品,2.TriMatrix存储器结

35、构Stratix提供3种大小的嵌入式RAM块：M512 RAM、M4K RAM和M-RAM，可实现复杂设计中的各种存储功能。M512 RAM可作为FIFO功能和时钟域缓冲；M4K RAM适于中等大小存储应用，如异步传输模式（ATM）信元处理等；M-RAM适于IP包缓冲和系统高速缓冲等大缓冲应用。存储带宽表示通过存储块的数据量=存储器数据端口宽度 RAM块性能（即数据传输率）,Altera公司的系列产品,TriMatrix Memory,More Data Bits for Larger Memory Buffering,512 Kbits per Block0.25 Ports per Kbi

36、tUp to 9 Blocks,M-RAM Block,Addresses Memory Bandwidth&Capacity Requirements,Altera公司的系列产品,3.内嵌DSP块Stratix内嵌高性能嵌入式DSP块，实现大计算量应用所需的大数据吞吐量。应用场合：Rake接收机、VoIP网关、正交频分复用（OFDM）收发器、图像处理应用、多媒体娱乐系统。EP1S80中有22个DSP块,EP1S120中有28个DSP块。1个 DSP 块可以实现4个18-bit x 18-bit 乘法器，或 8个 9-bit x 9-bit乘法器，或 1个36-bit x 36-bit乘法器。

37、专用乘法电路支持有符号和无符号乘法运算。,Altera公司的系列产品,DSP Block Resources,Multiplication Stage Supports Either 18-Bit,9-Bit,or 36-Bit Configurations,EP1S10EP1S20EP1S25EP1S30EP1S40EP1S60EP1S80,6101012141822,9-BitMultipliers333 MHz48808096112144176,18-BitMultipliers278 MHz24404048567288,36-BitMultipliers278 MHz610101214

38、1822,Device,DSPBlocks,EP1S120 28,Altera公司的系列产品,DSP Block Technical Details,+,Optional Pipelining,Output Register Unit,Output Multiplexer,144,144,Configurable Multiplier,52-BitAccumulator,36,36,36,36,37,37,38,+-S,+-S,Input Register Unit,Up to300 MHz,Altera公司的系列产品,DSP Block Features,Input RegistersRed

39、uce LE Resource ConsumptionAccelerate PerformanceSupport Parallel&Serial LoadAdd/Subtract/Accumulate CircuitryFull Precision Addition Supported18-Bit x 18-Bit Multiplication Results in 37-Bit OutputAdd/Subtract Circuitry Independent of Each Other Within Same DSP Blocke.g.Complex Multiply Uses One Ad

40、d&One Subtract Unit in the Same BlockCan Change Between Add&Subtract DynamicallyAllows Up To 52-Bit Accumulator OutputSupports Signed&Unsigned Operations,Altera公司的系列产品,4.支持高带宽I/O标准和高速接口标准Stratix支持各种差分和单端标准，很容易同背板、主处理器、总线、存储器件和3D图形控制器相连接。Support for LVDS,HyperTransport,LVPECL&PCML Up to 152 different

41、ial I/O Channels per Device with 80 Channels Optimized for 840-Mbps PerformanceMaximum Output Jitter抖动 of 200 psImplemented in Dedicated CircuitryDifferential I/O BuffersData Realignment Circuitry（数据重对齐电路）Serializer/Deserializer（串行器/解串行器）Fast PLLs,Altera公司的系列产品,I/O Standard Support,Performance Targe

42、t,Performance Target,Differential I/O Standards,Single-Ended I/O Standards,LVPECLPCMLLVDSHyperTransportDifferential HSTLDifferential SSTL,3.3-V/2.5-V/1.8-V LVTTL3.3-V/2.5-V/1.8-V/1.5-V LVCMOS3.3-V/2.5-V GTL3.3-V/2.5-V GTL+SSTL-3 Class I&IISSTL-2 Class I&IISSTL-18 Class I&II1.5-V HSTL I&II1.8-V HSTL

43、I&II 3.3-V PCI3.3-V PCI-XCompact PCI3.3-V/1.5-V 1x AGP3.3-V/1.5-V 2x AGPCTT,250 MHz250 MHz100 MHz200 MHz166 MHz200 MHz200 MHz250 MHz 250 MHz 66 MHz133 MHz66 MHz66 Mbps133 Mbps250 MHz,840 Mbps840 Mbps840 Mbps840 Mbps200 MHz200 MHz,Typical Applications,Typical Applications,General PurposeGeneral Purpo

44、seBackplanesBackplanesMemoryMemoryMemoryMemory,Switch Fabric Memory,Switch FabricPC,EmbeddedPC,EmbeddedPC,Embedded3D Graphics3D GraphicsBackplanes,General PurposeBackplanesBackplanesHost ProcessorMemoryMemory,Altera公司的系列产品,High-Speed Interface Support,Data ChannelsControl/Frame ChannelsMaximum Data

45、Rate(Mbps)Number of ClocksData RateMaximum ClockRate(MHz)Electrical Standard,8,16,32,16,SFI-4,10G Ethernet XSBI(16 Bit),Hyper-Transport,1,1,0,0,1,1,2,4,415,840,622.08,644.53,500,800,1,1,1,1,1,2,1,3,Single,Double,Single,Single,Double,Double,415,420,622.08,644.53,250,400,LVDS,LVDS,LVDS,LVDS,LVDS,Hyper

46、-Transport,Specification,UTOPIA IV,POS-PHY Level 4(SPI-4),16,16,8,16,RapidIO(Parallel),8,16,Altera公司的系列产品,5.用于系统时钟管理的PLLUp to 12 PLLs and 48 independent system clockTwo Types of PLLs for Different ApplicationsEnhanced PLL（增强PLL）General-Purpose Device-&Board-Level Timing ManagementAdvanced Feature Se

47、tProgrammable Bandwidth,Spread Spectrum Clocking扩频时钟,Clock Switchover时钟切换,PLL Reconfiguration,External Feedback外部反馈Fast PLL（快速PLL）High-Speed Differential Signaling Timing ManagementWide Input&Output Frequency RangesGeneral-Purpose Device-Level Timing ManagementInterface with Internal Clock Networks

48、for Distribution throughout Entire DeviceExternal Outputs for Distribution to Other Devices,Altera公司的系列产品,6.器件配置与远程系统升级Remote&Local UpdateStratix Devices Can Be Configured With Remotely Updated Configuration InformationSupports A Single Safe Factory and Up to 7 Application Configurations,Stratix,Sto

49、reUpdate,RemoteSource,Controller,SendUpdate,UpdateStratix Device,1,2,3,Altera公司的系列产品,Intellectual Property Cores,Ethernet MAC(10/100/Gigabit)SONET FramerT3/E3 FramerPacket Over SONET ProcessorUtopia Master&SlavePOS-PHY InterfaceHDLC Protocol CoreADPCM(u-law,a-law)ATM ControllerCRCIMA ControllerTelep

50、hony Tone Generator,PCI TargetPCI Master-TargetPCI-XCAN BusIIC Master&SlavePowerPC Bus ArbiterPowerPC Bus MasterPowerPC Bus SlaveUSB Function ControllerUSB Host Controller,FIR Filter CompilerIIR Filter CompilerFast Fourier TransformReed Solomon Encoder/DecoderViterbi DecoderTurbo Encoder/DecoderInte