中断控制器及定时控制器.ppt

《中断控制器及定时控制器.ppt》由会员分享，可在线阅读，更多相关《中断控制器及定时控制器.ppt（132页珍藏版）》请在三一办公上搜索。

1、2023/6/10,1,第10章 中断控制器、计数/定时控制器,10.1 中断概述 10.2 可编程中断控制器8259A10.3 可编程计数/定时控制器825310.4 DMA的概念,习题,2023/6/10,2,10.1 中断概述,10.1.1 中断的一般概念 10.1.2 8086/8088的中断方式10.1.3 中断优先权管理,返回,2023/6/10,3,10.1.1 中断的一般概念,中断（Interrupt）是一种使CPU中止正在执行的程序而转去处理特殊事件的操作过程。它是微处理器与外部设备进行信息交换的一种方式。目的：解决CPU与外设之间速度不匹配的矛盾。（一）中断控制方式的优点（

2、二）中断源（三）中断系统的功能（四）中断服务程序与一般子程序调用的区别,返回,2023/6/10,4,（一）中断控制方式的优点,使CPU与外设并行工作 实现实时处理 自动地进行故障处理,返回,2023/6/10,5,（二）中断源,引起中断的事件，或提出中断申请的来源，称为中断源。如：输入/输出设备中断（如键盘、打印机）、过程控制产生的中断（如程序调试）、电源故障中断等。中断源分为内部中断和外部中断两大类。内部中断（软件中断）：产生于处理器内部，由专门的中断指令引起。外部中断（硬件中断）：产生于处理器外部，由外部硬件引起。,返回,2023/6/10,6,（三）中断系统的功能,能实现中断及正确地返

3、回中断前：保护断点和现场返回前：恢复现场和断点能实现优先权排队和中断嵌套 中断优先权：多个中断源同时提出申请时，CPU响应中断的先后次序。中断嵌套：CPU处理低级中断源的中断响应时，能够被高级中断中止而转去响应高级中断。能屏蔽某些中断 由中断允许触发器决定是否响应中断请求。8086/8088中，当中断标志位IF=1时，才允许响应可屏蔽中断INTR。,返回,2023/6/10,7,（四）中断服务程序与一般子程序调用的区别,产生中断的时间具有随机性，何时执行中断服务程序是不确定的。在中断方式中，CPU自动完成对标志寄存器FR的保护与恢复，无需PUSHF和POPF指令。中断服务程序采用中断返回指令I

4、RET，而不是子程序返回指令RET，二者执行的操作不同。中断服务程序中总有一条开中断指令（该指令安排在IRET指令前，以便返回主程序后能再次响应中断；该指令若安排在中断服务程序开始的地方，则允许在中断处理过程中响应更高级的中断源请求）。,返回,2023/6/10,8,10.1.2 8086/8088的中断方式,（一）8086/8088中断分类（二）8086/8088中断向量表（三）8086/8088中断响应过程,返回,2023/6/10,9,（一）8086/8088中断分类,8086/8088中断系统可处理256种不同的中断，其中断源如图10-1所示。这256种中断分两大类：硬件中断（外部中断

5、）由外部硬件引起的中断。软件中断（内部中断）由CPU执行某些指令引起的，即由INT指令或CPU执行程序时某些错误引起的中断。,返回,2023/6/10,10,图10-1 8086/8088中断源,返回,中 断 逻 辑,INT n指令,单 步TF=1,除法错误,INTO指令,非屏蔽中断请求,INTR,2,NMI,CPU,0,1,4,n,IR0IR1IR2IR3IR4IR5IR6IR7,82510AINT可编程中 断控制器（PIC）,系统定时器键盘彩色图形接口保留（通信）串行通信接口保留（ALT打印机）软盘保留（打印机）,08090A0B0C0D0E0F,图 10-1 8086/8088中断源,返

6、回 类型号,2023/6/10,11,（1）硬件中断,非屏蔽中断NMI由引脚NMI（non-maskable interrupt）引入，中断类型号为2。NMI不受中断允许标志IF的屏蔽。当NMI引脚上出现宽度大于2个时钟周期的正脉冲时，CPU在执行完当前指令后就马上响应NMI中断。一般用于处理系统的重大故障，如系统掉电等。可屏蔽中断INTR由引脚INTR（interrupt）引入，采用高电平触发方式。INTR上的中断请求可被IF屏蔽。只有当IF=1时，CPU才能响应INTR中断。IF的状态可由开中断指令STI和关中断指令CLI来设置。注意：系统复位或响应任一种中断后，IF均被清零，必须在一定时

7、候用STI来开放中断。8086/8088只有一条INTR输入线。将INTR与中断控制器8259A的INT相连，由8259A可扩展多个外部中断源。,返回,2023/6/10,12,（2）软件中断,软件中断通常由三种情况引起：由指令INT引起的中断 由CPU某些错误引起的中断 由DEBUG调试程序设置的中断注：286以上微处理器常将软件中断称为异常,返回,2023/6/10,13,由指令INT引起的中断,CPU执行一条INT n 指令后立即产生中断。n为中断类型号，可为00HFFH中的某数。,返回,2023/6/10,14,由CPU某些错误引起的中断,除数为0中断类型0中断。除法运算中，若除数为0

8、或商超过寄存器所能表达的范围，则产生类型0中断。没有相应的中断指令。溢出中断（INTO指令）类型4中断。当溢出标志OF=1时，CPU执行INTO指令就会进入溢出中断处理程序，打印出错信息，并把控制权交给操作系统。若OF=0，INTO指令不起作用。因此，将INTO指令放在加、减法运算指令后，可对OF的状态进行检测，一旦发生溢出便给予出错报警。,返回,2023/6/10,15,由DEBUG调试程序设置的中断,单步中断类型1中断。在跟踪标志(Trap Flag)TF=1时，CPU在每条指令执行后，自动产生类型1中断，显示各寄存器和有关存储单元的内容，以及下条要执行的指令。TF由DEBUG程序修改。断

9、点中断类型3中断。用DEBUG程序的G命令设置断点，实质上是把一条断点指令INT 3插入到断点设置处。当CPU执行到断点处，自动进入类型3的中断服务程序，显示相关寄存器和存储器的内容。可省写为INT（单字节指令）。,返回,下一页,2023/6/10,16,软件中断的特点及优先级,软件中断的特点：a.中断类型号由指令提供；b.不受中断允许标志IF的影响；c.在执行软件中断时，如果有外部硬件中断请求，CPU会在执行完当前指令后给予响应（对于可屏蔽中断请求，要求IF=1）。中断源优先权级别由高到低的顺序为：除法错 INT n INTO NMI INTR 单步,返回,2023/6/10,17,（二）8

10、086/8088中断向量表,中断向量是中断服务程序的入口地址（段地址和偏移地址）。8086/8088系统在存储器00000H003FFH的1KB区域建立了一个中断向量表，可存储256个中断向量（类型号00FFH），每个向量占4个字节，低2个字节存放中断入口地址的段内偏移地址（IP），高2个字节存放中断入口的段地址（CS），如图10-2所示。中断类型号由指令给定或由外设提供。当CPU响应中断时，将中断类型号n乘以4就得到中断向量的存放地址，取4n和4n+1单元中的内容装入IP，取4n+2和4n+3单元中的内容装入CS，程序就转入相应的中断处理过程。见举例。,返回,下一页,2023/6/10,18

11、,（二）中断向量表（续）,在8086/8088中断向量表中，前5个是专用中断，用户不能修改，除类型2外都是软件中断。类型05H1FH是系统使用中断，不允许用户修改。其中类型08H0FH对应8259中断控制器的8路可屏蔽中断请求，类型10H1AH为BIOS中断，类型1DH1FH指向三个专用数据表。类型20H3FH为DOS中断，用户程序可调用，特别是类型21H中断，称为DOS系统功能调用，使用特别多。类型40H以后的中断类型大都可由用户安排。,返回,2023/6/10,19,图10-2 8086/8088中断向量表,返回2,0000:0000H,0000:0003H,0000:0004H,0000

12、:0007H,0000:0008H,0000:000BH,0000:000CH,0000:000FH,0000:0010H,0000:0013H,0000:0014H,0000:007EH,0000:007FH,0000:03FFH,除数为0的中断,单步中断,非屏蔽中断,断点中断,溢出中断,类型0,类型1,类型2,类型4,类型3,类型5,类型31,类型32,类型255,(十进制),(十进制),专用中断（共5个）,保留中断（共27个）,供用户定义的中断（共225个）,返回1,2023/6/10,20,举例,执行INT 05H过程：取中断类型号05H计算中断向量地址05H*4=14H取中断入口的偏

13、移地址FF54HIP，取段地址FF00H CS程序转向中断服务程序入口FF00H:FF54H,返回,0000：0014H,FFH,00H,FFH,54H,0000：0015H,0000：0016H,0000：0017H,2023/6/10,21,（三）8086/8088中断响应过程,8086/8088的中断响应过程分三大步：（1）响应中断，获取中断类型号（2）中断服务，包括保护现场、保护断点和断点处理（3）中断返回，包括恢复断点和恢复现场在8086/8088各类中断中，除了第一步不同类型中断提供中断类型号的方式不同之外，第二步、第三步的处理过程大体是相同的。,返回,2023/6/10,22,（

14、1）中断类型号的获取,获取方式有：可屏蔽中断INTR由外设（8259A）提供中断类型号 8086/8088响应INTR中断要用两个总线周期：第一个总线周期通知8259A，CPU准备响应中断，要求准备好中断类型号；第二个总线周期中，被响应外设的中断类型号通过低8位数据总线送给CPU。CPU将类型号左移两位，成为中断向量的存放地址，存入暂存器。（参考图10-1）非屏蔽中断NMI不经过中断响应周期，自动形成中断类型号02H；专用软件中断自动形成中断类型号。除法出错0，单步中断1，断点中断3，溢出中断4；中断指令INT n由指令提供中断类型号n。,返回,2023/6/10,23,（2）中断响应,取得中

15、断类型码后的操作过程大体相同，顺序为（见图10-3）：根据中断类型码计算中断向量所在地址；将标志寄存器FR的内容入栈，保护现场；复制TF的状态，IF和TF标志清0，以屏蔽外部其它中断及防止单步运行中断服务程序；将断点地址CS和IP的内容推入堆栈保护；从中断向量表读取中断向量送入CS和IP，转入中断服务程序。以上各步骤是CPU自动完成的。,返回,2023/6/10,24,图10-3 8086/8088中断响应流程图,返回,2023/6/10,25,（3）中断处理和返回,进入中断服务程序，完成以下内容：保护现场，将有关寄存器内容推入堆栈保护。开中断，用STI指令使IF=1（若允许中断嵌套的话，否则

16、应将开中断放在中断返回之前）。对中断源提出的中断请求进行处理。恢复现场，将保存在堆栈中的各寄存器原内容弹回原寄存器。执行中断返回IRET。完成两个功能：一是将保存在堆栈中的断点地址送回IP和CS，二是恢复标志寄存器FR中的内容（相当于POPF），使CPU回到原程序继续运行。,返回,2023/6/10,26,10.1.3 中断优先权管理,中断优先权（Priority）：多个中断源同时提出申请时，CPU响应中断的优先次序。中断嵌套：CPU处理低级中断源的中断响应时，能够被高级中断中止而转去响应高级中断。,（一）用软件确定中断优先权（二）硬件确定中断优先权,返回,2023/6/10,27,（一）用软

17、件确定中断优先权,软件查询：由软件查询的先后次序决定中断源的优先权，先查询的中断源的优先权高于后查询的中断源。结构组成：图10-4将8个外设的中断请求信号相“或”后送到CPU的INTR端，同时把这8个外设的中断请求寄存器组成一个端口，赋予端口地址20H。任一外设有中断请求，CPU响应后进入中断服务程序，执行中断优先权查询程序，读入端口内容，逐位查询每位的状态，查到哪位有中断请求就转入相应的中断服务程序。其流程图见图10-5。屏蔽法查询与移位法查询软件查询的优、缺点,返回,2023/6/10,28,图10-4 软件查询方式的接口电路,返回,INTR,电源故障,磁盘,磁带,显示器,纸带输入,键盘输

18、入,纸带穿孔,打印输出,端口地址 20H,2023/6/10,29,图10-5 软件查询程序流程图,返回,2023/6/10,30,屏蔽法查询,屏蔽法查询：IN AL,20H TEST AL,80H JNE PWF;转电源故障处理 TEST AL,40H JNE DISS;转磁盘服务程序 TEST AL,20H JNE MT;转磁带服务程序,返回,2023/6/10,31,移位法查询,移位法查询 IN AL,20H SAL AL,1;AL中的值算术左移1位 JC PWF;转电源故障处理 SAL AL,1 JC DISS;转磁盘服务程序,返回,2023/6/10,32,软件查询法的优、缺点,软件

19、查询法的优点：优先权次序由程序确定；省硬件，不需要复杂电路缺点：CPU响应中断的速度慢，即由询问转至相应服务程序的入口需较长时间。,返回,2023/6/10,33,（二）硬件确定中断优先权,（1）用编码器和比较器组成的优先权排队电路（2）菊花链式优先权排队电路（3）专用的中断控制器,返回,2023/6/10,34,（1）用编码器和比较器组成的优先权排队电路,电路原理如图10-6所示。优先权编码器对中断输入线进行优先权编码。中断源I0=1编码为A2A1A0=000；中断源I1=1编码为A2A1A0=001，I7=1编码为A2A1A0=111。111的优先权最高。有多个中断源提出请求时，编码器输出

20、优先权最高的编码。优先权寄存器存放当前正在处理的中断优先权编码B2B1B0。当前没有中断处理时，“优先权失效”1，这时任一中断请求，都可通过与门2送到CPU的INTR端。如果CPU当前正在处理中断的话，则“优先权失效”=0，与门2被封锁，中断请求能否经过与门1受比较器输出信号的控制。若提出请求的中断源的优先权编码高于正在处理的中断源，即AB，则比较器输出“1”，与门1开通，中断请求经与门1送CPU；否则比较器输出“0”，该中断被封锁，直至当前中断处理完毕才通过与门2送至CPU。中断类型号由A2A1A0 提供。,返回,2023/6/10,35,图10-6 编码器和比较器的优先权排队电路,返回,优

21、先权寄存器,8到3优先权编码器,CPU,数据总线,AB,比较器,A2,A1,A0,B2,B1,B0,中断输入,2,1,去CPU INTR,优先权失效,2023/6/10,36,（2）菊花链式优先权排队电路,菊花链式优先权排队电路如图10-7所示。中断请求Ii通过或门送入CPU的INTR端。CPU响应后输出INTA。若中断源I1提出请求，则与门A1被打开，缓冲器A被选通，该中断类型号被送入CPU，转入该中断服务程序。I1输入与门A1的同时，也输入与门A2，使A2输出低电平，将A级以下的各中断请求Ii都屏蔽掉。在菊花链优先权排队电路中，排在最前面的中断请求优先权最高，即I1I2I3。若前级有中断请

22、求，则屏蔽本级和以下各级的中断请求；若本级有中断请求，则屏蔽以下各级的中断请求。,返回,2023/6/10,37,图10-7 菊花链式优先权排队电路,返回,缓冲器A,缓冲器B,缓冲器C,A1,A2,C2,C1,B2,B1,INTA,CPUDB,中断矢量,中断矢量,中断矢量,INTR,2023/6/10,38,（3）专用的中断控制器,微机系统中，常采用专门的中断控制器进行中断优先权管理，如Intel公司的8259A，通过它对外设接口的中断请求进行管理。,返回,2023/6/10,39,10.2 可编程中断控制器8259A,8259A的内部结构 10.2.2 8259A的引脚 10.2.3 825

23、9A的工作方式 10.2.4 8259A的命令字 10.2.5 8259A的级联使用,返回,小结,2023/6/10,40,10.2.1 8259A的内部结构,8259A的内部结构如图10-8所示，包括八部分：（1）中断请求寄存器IRR（Interrupt Request Register）：保存中断请求信号IR0 IR7；（2）中断屏蔽寄存器IMR(Interrupt Mask Register)：对IRR中相应的中断源进行屏蔽（置“1”）；（3）中断服务寄存器ISR（Interrupt Service Register）：记录正在处理的中断请求，相应的ISR位置“1”；（4）优先权判别器P

24、R（Priority Resolver）：判别保存在IRR中的中断请求的优先级，将优先级最高的中断请求在中断响应周期送至ISR寄存器。多重中断时，由PR判定是否允许IRR中的中断请求打断正在处理的ISR中保存的中断；,返回,下一页,2023/6/10,41,图10-8 8259A内部结构框图,返回,2023/6/10,42,10.2.1 8259A的内部结构（续）,（5）数据总线缓冲器：双向8位三态缓冲器，构成8259A与系统总线之间的数据接口；（6）读/写控制电路：控制状态信息的读出和控制命令的写入；（7）级联缓冲器/比较器：用于多片8259A的连接，最多可级联8块8259A，将中断源由8级

25、扩展到64级；（8）控制电路：控制8259A芯片内部部件运行。,返回,2023/6/10,43,10.2.2 8259A的引脚,8259A的引脚如图10-9所示，它有28个引脚。CAS2CAS0为级联信号线。在多片8259A级联系统中，主片8259A的CAS2CAS0为输出线，从片的CAS2CAS0为输入线。与SP/EN配合使用。SP/EN为级联/缓冲允许信号线。当8259A工作于非缓冲方式时，SP作为输入，用来决定本片8259A是主片还是从片，SP=1时为主片，SP=0时为从片。当8259A采用缓冲方式时，EN引脚作为输出，与数据总线驱动缓冲器OE相连，控制数据传输方向。,返回,2023/6

26、/10,44,图10-9 8259A的引脚图,1,10,11,12,13,14,5,6,7,8,9,2,3,4,28,19,18,17,16,15,24,23,22,21,20,27,26,25,引脚名,CAS2,SP/EN,INT,IR0,IR1,IR2,IR3,IR4,IR5,IR6,IR7,INTA,A0,Vcc,D0,D1,D2,D3,D4,D5,D6,D7,RD,WR,CS,地,CAS0,CAS1,返回,2023/6/10,45,10.2.3 8259A的工作方式,（一）优先级设置方式（二）中断结束（EOI）处理方式（三）中断屏蔽方式（四）中断请求引入方式（五）8259A与系统总线的

27、连接方式,返回,2023/6/10,46,（一）优先级设置方式,（1）全嵌套方式（2）特殊全嵌套方式（3）优先级自动循环方式（4）优先级特殊循环方式,返回,2023/6/10,47,（1）全嵌套方式,全嵌套方式是8259A的默认方式，也是最常用的工作方式。此方式中，中断优先级是固定的，IR0 优先级最高，IR7 优先级最低，即IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 可实现中断嵌套：只允许高一级中断进入嵌套，不允许同级和低级中断进入嵌套。CPU响应中断时，中断服务寄存器ISR中的相应位保持为“1”。,返回,2023/6/10,48,（2）特殊全嵌套方式,特殊全嵌套方式只屏

28、蔽低级中断，允许同级和高级中断进入嵌套。优先级次序仍是IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 该方式用于8259A级联，主片8259A设置为此方式，从片处于其他工作方式。同一个从片上不同优先级的8个中断源对于主片来讲却是同一级别。所以主片的特殊全嵌套方式，使得CPU除能响应主片的高一级中断外，还能响应对于主片是同一级、对于从片是更高一级的中断。,返回,2023/6/10,49,（3）优先级自动循环方式,优先级自动循环方式中，中断源的优先级是变化的。初始优先级次序规定为IR0、IR1、IR7，当一个外设得到中断服务后，它的优先级自动降为最低，其后一级中断升为最高级。例如I

29、R4申请中断，处理完IR4中断后，IR5变为最高级，IR4降为最低优先级，优先级队列自动循环成IR5、IR6、IR7、IR0、IR4。此方式适用于多个中断源优先级相等的场合。,返回,2023/6/10,50,（4）优先级特殊循环方式,优先级特殊循环方式与优先自动循环方式只有一点不同，即初始的最低优先级由用户编程确定，从而优先级次序及最高优先级也就确定了。例如，编程（OCW2）确定IR5为最低优先级，则优先级次序为IR6、IR7、IR0、IR1、IR5。,返回,2023/6/10,51,（二）中断结束（EOI）处理方式,中断结束（EOI）处理就是对中断服务寄存器ISR中对应位的处理。当某中断被C

30、PU响应后，8259A使ISR的对应位置“1”，中断处理结束时，必须将ISR中对应位清“0”，以便再次接受同级别的中断。8259A有三种中断结束（EOI）处理方式：（1）普通EOI方式（2）特殊EOI方式（3）自动EOI方式（AEOI）,返回,2023/6/10,52,（1）普通EOI方式,该方式适合于全嵌套工作方式。中断服务程序结束返回上一级程序前，CPU发一个EOI命令，使8259A自动将ISR寄存器中级别最高的置“1”位清“0”（即结束了当前正在处理的中断）。普通EOI方式的设置是使OCW2中的EOI位为1，即OCW2中的R、SL、EOI001。在优先级循环方式中，普通EOI循环方式的设

31、置通过使OCW2中的R、SL、EOI=101来实现，它使8259A将ISR寄存器中级别最高的置“1”位清“0”的同时，赋予该位最低优先级，将最高优先级赋给原来比它低一级的中断请求，其它中断源的优先级依次递增。,返回,2023/6/10,53,（2）特殊 EOI方式,在非嵌套方式中，中断服务程序无法确定哪一级中断为最后响应和处理的，这就要采用特殊EOI方式，即由中断结束命令指明8259A的中断服务寄存器ISR中的哪一位被清“0”。特殊EOI方式的设置通过使OCW2中的R、SL、EOI=011来实现，而OCW2中的L2、L1、L0指明了ISR中对应的清“0”位。在优先级循环方式中，特殊EOI循环方

32、式的设置通过使OCW2中的R、SL、EOI=111来实现，此时OCW2中的L2、L1、L0指明了清“0”和降为最低优先级的中断源，原来比它低一级的中断请求则升为最高优先级，其它中断源的优先级依次递增。,返回,2023/6/10,54,（3）自动EOI方式（AEOI）,自动EOI方式：在CPU进入中断响应周期，发第二个INTA脉冲后，8259A自动将ISR中的对应位清“0”。中断结束时，不再向8259A送回任何信息。在CPU处理中断期间，ISR中没有相应标志，有可能出现低级中断打断高级中断，产生重复嵌套，嵌套深度无法控制。用于没有多级中断嵌套的场合。在优先级循环方式中，8259A自动将ISR中相

33、应位清“0”的同时，并按循环方式改变中断的优先级别。在8259A级联方式下，不用AEOI方式，而用非自动EOI方式。中断处理结束时发两次中断结束命令，一个送主片，另一个送从片，将主、从8259A中的ISR相应位均清“0”。,返回,2023/6/10,55,（三）中断屏蔽方式,CPU用CLI指令将IF清零后，将禁止所有可屏蔽中断，CPU自身无法做到有选择地屏蔽某一级或几级中断。8259A通过中断屏蔽寄存器IMR可实现这一点。（1）普通屏蔽方式：8259A的IMR的每一位对应一个中断请求输入，可以通过设置操作命令字OCW1使IMR中某一位或某几位置“1”，从而屏蔽对应的某一级或某几级中断。（2）特

34、殊屏蔽方式：只屏蔽同级中断请求，而允许高级中断或低级中断进入系统的方式。利用操作命令字OCW3设置该方式。该方式设置后，对8259A的中断屏蔽寄存器IMR的某位置“1”使本级中断被屏蔽时，会同时使当前中断服务寄存器ISR中的相应位自动清零。这样就不仅屏蔽了本级中断，而且开放了较低级中断。这种方式常用于动态地改变系统中断优先级的场合。,返回,2023/6/10,56,（四）中断请求引入方式,中断请求引入有三种方式：（1）电平触发方式（2）边沿触发方式（3）中断查询方式,返回,2023/6/10,57,（1）电平触发方式,电平触发方式：8259A把中断请求输入端IRi出现的高电平作为中断请求信号。

35、需要注意的是，当中断请求被响应后，输入端必须及时撤销高电平，否则在CPU进入中断处理过程，并且开中断的情况下，原输入端的高电平会引起第二次中断的错误。8259A通过初始化命令字ICW1中的LTIM位设置，LTIM=1为高电平触发方式。,返回,2023/6/10,58,（2）边沿触发方式,边沿触发方式：8259A将中断请求输入端IRi出现的上升沿作为中断请求信号，该信号可以一直保持高电平。8259A通过初始化命令字ICW1中的LTIM位设置，LTIM=0为边沿触发方式。,返回,2023/6/10,59,（3）中断查询方式,中断查询方式一般用于多于64级中断的场合，或者用于CPU内部的中断允许触发

36、器复位、中断输入信号不起作用的场合。在中断查询方式下，外设通过IRi向8259A发中断请求。但8259A不通过INT端向CPU发中断申请信号，而是靠CPU执行查询命令来确定中断源。中断查询方式既有中断的特点，又有查询的特点。查询命令通过8259A的操作命令字OCW3实现。8259A接到命令后，将ISR中有中断请求的对应位置“1”，并把查询字送到数据总线上。中断查询字格式如图10-10所示。,返回,2023/6/10,60,图10-10 中断查询字格式,D7,D6,D2,D1,D0,D5,D4,D3,L2,L1,L0,IR,1：有中断请求,0：无中断请求,返回,当前中断请求的最高优先级编码,20

37、23/6/10,61,（五）8259A与系统总线的连接方式,（1）非缓冲方式：当系统只有单片8259A或少量几片8259A级联时，将8259A的D7D0直接与数据总线相连。8259A的SP/EN引脚作为输入，在单片8259A系统中，SP/EN端必须接高电平；在多片系统中，主片8259A的SP/EN端接高电平，从片的SP/EN端接低电平。（2）缓冲方式：在多片8259A级联的大系统中，8259A通过总线驱动器与数据总线相连。8259A的SP/EN引脚作为输出，与总线驱动缓冲器的允许端OE相连，控制数据传输方向。,返回,2023/6/10,62,10.2.4 8259A的命令字,8259A编程有两

38、类命令字：初始化命令字ICW（Initialization Command Word），用于系统初始化设置，只设置一次。操作命令字OCW（Operation Command Word），定义8259A的操作方式，允许多次设置，以动态地改变8259A的操作与控制方式。CPU对8259A的写入和读出，由CS、A0、RD和WR等信号的组合来控制，见表9-1。,返回,下一页,2023/6/10,63,表10-1 8259A的读/写操作,A0,1,0,0,IRR,ISR或中断级别 数据总线（注1）,IMR 数据总线,0,0,1,数据总线 OCW1,ICW2,ICW3,ICW4(注2),D4,D3,RD,

39、WR,CS,输入操作（读）,输出操作（写）,断开功能,0,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,0,0,0,X,X,X,X,X,X,X,X,X,X,X,数据总线3态（无操作）,数据总线3态（无操作）,注 1：IRR、ISR或中断级别的选择，取决于在读操作前所写入的OCW3的内容 2：由片上的顺序逻辑队列，使这些命令字按适当的顺序写入。,返回,2023/6/10,64,10.2.4 8259A的命令字（续）,8259A包含两个端口地址：偶地址A0=0，奇地址A0=1，高位地址由片选信号CS等确定。ICW在系统开机初始化时按顺序填写。ICW1写

40、入偶地址端口，其余写入奇地址端口。OCW没有写入顺序要求。OCW1 写入奇地址端口，其余写入偶地址端口。（一）初始化命令字ICW（二）操作命令字OCW,返回,2023/6/10,65,（一）初始化命令字ICW,初始化命令字ICW（Initialization Command Word）又称预置命令字，只在初始化时设置一次。四个初始化命令字ICW1ICW4不是任何情况下都需要设置，根据实际使用情况确定，设置流程如图10-11所示。（1）芯片控制初始化命令字ICW1（2）中断类型初始化命令字ICW2（3）主/从片初始化命令字 ICW3（4）方式控制初始化命令字ICW4,返回,ICW编程举例,202

41、3/6/10,66,图10-11 8259A预置命令字设置流程图,ICW1,ICW2,ICW3,ICW4,可中断,返回,8253例,2023/6/10,67,（1）芯片控制初始化命令字ICW1,8086/8088系统中不用,标志位,1：需要设置ICW4,0：不需设置ICW4,1:单级使用,0:级联使用,1:调用地址间隔为4,0:调用地址间隔为8,（8086/8088不用）,1:电平触发,0:边沿触发,返回,图 10-12 ICW1格式,下一页,8253例,2023/6/10,68,（1）芯片控制初始化命令字ICW1（续）,A0：ICW1写入偶端口地址（A0=0）；D4：D4=1和A0=0是IC

42、W1 的标志；D3(LTIM)：定义中断请求触发方式，LTIM=0表示边沿触发，LTIM=1表示高电平触发；D2(ADI)：对8086/8088系统无效；D1(SNGL)：单片/多片指示。SNGL=1表示单片8259A使用，SNGL=0表示多片8259A级联使用。D0(IC4)：指示是否需要设置ICW4。在8086/8088系统中IC4 必须设定为1。,返回,2023/6/10,69,（2）中断类型初始化命令字ICW2,ICW2紧跟在ICW1之后，端口地址为奇地址（A0=1）。用于设置中断类型码的高5位，而低3位取决于引入中断的引脚IR0IR7。例：在PC/XT机中T7T3=00001，所以8

43、个中断IR0IR7对应的中断类型码为08H0FH。,返回,中断类型码的高5位,图10-13 ICW2格式,8253例,2023/6/10,70,（3）主/从片初始化命令字ICW3,1,S7,S6,S5,S4,S3,S2,S1,S0,7,6,5,4,3,2,1,0,A0,Si=,0:表示IRi端上未接8259A从片,1:表示IRi端上接有8259A从片,(a),(b),1,A0,ID0,ID1,ID2,2,1,0,从8259A的识别地址,图10-14 ICW3格式,主 8259A,从 8259A,返回,下一页,2023/6/10,71,（3）主/从片初始化命令字ICW3（续）,ICW3只在级联（

44、ICW1的SNGL=0）时才设置。必须写入奇地址端口（A0=1）；主片8259A的ICW3中，Si=1表示对应引脚IRi上接有8259A从片；从片8259A的ICW3中，ID2ID0表明该从片接在主片的哪个IR引脚上。例如某从片8259A的ID2ID0=100，则表明该从片接在主片的IR4 引脚上。,返回,2023/6/10,72,（4）方式控制初始化命令字ICW4,1,0,0,0,BUF,M/S,AEOI,PM,A0,7,6,4,5,3,2,1,0,1：8086/8088配置,0：8080/8085配置,1：自动EOI方式,0：非自动EOI方式,1：特殊完全嵌套方式(级联,主片),0：非特殊

45、完全嵌套方式,SFNM,返回,图10-15 ICW4格式,OCW2,下一页,8253例,2023/6/10,73,（4）方式控制初始化命令字ICW4（续）,ICW4在ICW1中的IC4=1才需要设置，8086/8088必须有。A0=1：ICW4必须写入奇地址端口。D0(PM)：指定CPU类型。PM=0表示与8080/8085系统配合；PM=1表示与8086/8088系统配合。D1(AEOI)：设置中断结束方式。AEOI=1表示采用自动中断结束方式，即CPU响应中断进入中断过程时，8259A自动清除ISR中的对应位；AEOI=0表示采用非自动EOI方式，即CPU必须发中断结束命令，8259A才清

46、除ISR中的标志位。,返回,下一页,2023/6/10,74,（4）方式控制初始化命令字ICW4（续）,D2(M/S)：主/从片选择位，缓冲方式（BUF=1）下，M/S=1表示本片为主8259A，M/S=0表示本片为从8259A。BUF=0时M/S不起作用。D3(BUF)：表示8259A是否采用缓冲方式。BUF=1表采用缓冲方式，EN输出有效，EN=0允许缓冲器输出，EN=1允许缓冲器输入；BUF=0表示采用非缓冲方式，SP输入有效，SP=1表主片，SP=0表从片。BUF、M/S和SP/EN的关系见表9-2。D4(SFNM)：表示嵌套方式，为1时表示特殊全嵌套方式（允许响应同级中断）；为0时表

47、示一般全嵌套方式。单级时设定D4=0。,返回,2023/6/10,75,表10-2 BUF、M/S和SP/EN的关系,BUF位,M/S位,非缓冲方式,缓冲方式,主8259A,从8259A,1,0,0,1,无意义,主8259A,从8259A,CPU 8259A,返回,2023/6/10,76,ICW编程举例,例：当8086系统中采用单级8259A，其端口地址为20H和21H，对8259A进行初始化编程。MOV AL,13H;初始化ICW1 OUT 20H,AL;边沿触发，单级使用，需要ICW4 MOV AL,18H;初始化ICW2 OUT 21H,AL;中断类型码高5位为00011B MOV A

48、L,01H;初始化ICW4 OUT 21H,AL;全嵌套、非缓冲、非AEOI、8086式ICW2确定的中断类型码为18H1FH。,返回,2023/6/10,77,（二）操作命令字OCW,8259A经ICW初始化后，进入工作状态，可通过OCW（Operation Command Word）使它按不同的方式工作。8259A三个操作命令字OCW1OCW3可独立使用，写入次序不限。OCW1须写入奇地址端口，OCW2、OCW3 写入偶地址端口。（1）中断屏蔽命令字OCW1（2）中断结束方式命令字OCW2（3）特殊屏蔽和查询方式命令字OCW3,返回,2023/6/10,78,（1）中断屏蔽命令字OCW1,

49、OCW1用于向中断屏蔽寄存器IMR写入屏蔽信息M7M0对应IR7IR0，Mi=1表示对应的IRi被屏蔽，禁止它产生中断输出INT；反之则允许对应的IRi产生中断信号。,返回,图 10-16 OCW1格式,8253例,2023/6/10,79,（2）中断结束方式命令字OCW2,D4D3=00是OCW2的标志位,001 普通EOI方式,101 普通EOI循环方式,000 取消自动EOI循环方式,110 置位优先权命令,010 无效,100 设置自动EOI循环方式,011 特殊EOI方式,111 特殊EOI循环方式,图10-17 OCW2的格式,返回,下一页,2023/6/10,80,（2）中断结束

50、方式命令字OCW2（续）,OCW2设置中断优先级循环方式和中断结束方式。A0=0、D4 D3=00为OCW2的标志位。D7(Rotate)：优先级循环标志。R=0为固定优先级；D6(Specific Level)：指明L2L1L0是否有效。SL=1时，L2L1L0有效。D5(End Of Interrupt)：中断结束命令位。在非自动EOI方式（见ICW4）下，EOI=1表示中断结束命令，使ISR中相应位清0；EOI=0则不起作用。对于非AEOI方式，中断结束前必须发OCW2命令字，以给出EOI标志。D2D1D0(L2L1L0)：当SL=1时，L2L1L0指定操作的中断源IRi。L2L1L0为