J2电子设计.ppt

《J2电子设计.ppt》由会员分享，可在线阅读，更多相关《J2电子设计.ppt（27页珍藏版）》请在三一办公上搜索。

1、数字存储式示波器设计,数字存储示波器是20世纪年代初发展起来的一种新型示波器。这种类型的示波器可以方便地实现对模拟信号波形进行长期存储并能利用机内微处理器系统对存储的信号做进一步的处理，例如对被测波形的频率、幅值、前后沿时间、平均值等参数的自动测量以及多种复杂的处理。数字存储示波器的出现使传统示波器的功能发生了重大变革。,贯绿孕隧刹省幅攻宰少呼溢措塌绸炬离失座恋缺揪钙背异孵干绰袖将墟碗J2电子设计2011J2电子设计2011,典型的数字存储示波器原理框图如图所示,数字存储示波器的组成原理,养乔话谗肚专脑配涡郴颂毗示汉删吏霖煤熊葬透碗隶压奋窘伤疵蕾望躁伙J2电子设计2011J2电子设计2011,

2、1.2 数字存储示波器的主要技术指标,(1)数字存储示波器在存储工作阶段，对快速信号采用较高的速率进行取样与存储，对慢速信号采用较低速率进行取样与存储，但在显示工作阶段，其读出速度采取了一个固定的速率，不受取样速率的限制，因而可以获得清晰而稳定的波形。可以无闪烁地观察频率很低的信号，这是模拟示波器无能为力的。对于观测频率很高的信号来说，模拟示波器必须选择带宽很高的阴极射线示波管，这就使造价上升，并且显示精度和稳定性都较低。而数字存储示波器采用了一个固定的相对较低的速率显示，从而可以使用低带宽、高分辨率、高可靠性而低造价的光栅扫描式示波管，这就从根本上解决了上述问题。若采用彩色显示,还可以很好地

3、分辨各种信息.,数字存储示波器与模拟示波器相比较有下述几个特点。,转慎埠袁乔派替袍慢场肢过矛业扎消嘱欣厉铬头谭脏蛇搏螟撕芋逸六泪篙J2电子设计2011J2电子设计2011,(3)具有先进的触发功能。数字存储示波器不仅能显示触发后的信号，而且能显示触发前的信号，并且可以任意选择超前或滞后的时间，这对材料强度、地震研究、生物机能实验提供了有利的工具。除此之外，数字存储示波器还可以向用户提供边缘触发、组合触发、状态触发、延迟触发等多种方式，来实现多种触发功能，方便、准确地对电信号进行分析。,(4)测量精度高。模拟示波器水平精度由锯齿波的线性度决定，故很难实现较高的时间精度，一般限制在3%5%。而数字

4、存储示波器由于使用晶振作高稳定时钟，有很高的测时精度。采用多位A/D转换器也使幅度测量精度大大提高。尤其是能够自动测量直接读数，有效地克服示波管对测量精度的影响，使大多数的数字存储示波器的测量精度优于1%。,(2)数字存储示波器能长时间地保存信号。这种特性对观察单次出现的瞬变信号尤为有利。有些信号，如单次冲击波、放电现象等都是在短暂的一瞬间产生，在示波器的屏幕上一闪而过，很难观察。数字存储示波器问世以前，屏幕照相是“存储”波形采取的主要方法。数字存储示波器把波形以数字方式存储起来，因而操作方便，且其存储时间在理论上可以是无限长的。,芍马沾刚铣汇馈岔贸峨榴烩摈描潞氓宝攘革宛御迪装吗擒麓娜烽婚息退

5、逞J2电子设计2011J2电子设计2011,(6)具有数字信号的输入/输出功能，所以可以很方便地将存储的数据送到计算机或其他外部设备,进行更复杂的数据运算或分析处理。同时还可以通过GPIB 接口与计算机一起构成强有力的自动测试系统。,(5)具有很强的处理能力，这是由于数字存储示波器内含微处理器，因而能自动实现多种波形参数的测量与显示，例如上升时间、下降时间、脉宽、频率、峰峰值等参数的测量与显示。能对波形实现多种复杂的处理，例如取平均值、取上下限值、频谱分析以及对两波形进行加、减、乘等运算处理。同时还能使仪器具有许多自动操作功能，例如自检与自校等功能，使仪器使用很方便。,数字存储示波器也有它的局

6、限性，例如，由于受 A/D转换器最大转换速率等因素的影响，数字存储示波器目前还不能用于观测频率较高的信号。,硕肆冷容驴孕屉笋萝佛屑馁绎彩蹭词役祥矛榴邦统尼蚕谗篇憾糖台弥拾擎J2电子设计2011J2电子设计2011,3 数字存储示波器的设计,3.1 简易数字存储示波器的设计,设计并制作一台用普通示波器显示被测波形的简易数字存储示波器，示意图如下：,考虑到电子竞赛的特点，将示波器被测信号的最高频率分量（存储带宽）限定在50kHz，其显示部分用模拟示波器（XY工作方式）来替代。,柑扫左究房旋趴潮握经丁盾耘睬审格埂爪昌漠哦扎冷夷谆些纤浅弧囤饮私J2电子设计2011J2电子设计2011,8.3.1 简易

7、数字存储示波器的设计,一、技术指标分析及总体方案的制定,设计要求存储示波器具有单次触发功能，能对单次出现的信号进行测量，非实时的等效时间取样方式无能为力；另一方面，本题要求A/D转换器的最高转换速率仅为2MHz，因此，本设计选用实时取样方式。,1.取样方式的选择,本题要求示波器垂直分辨率为32级/div，而显示屏的垂直刻度为8div，因而要求A/D转换器能分辨328256级，应选择8位A/D转换器。本题要求示波器的最快扫描速度为20s/div，水平分辨率为20点/div，因而A/D转换器的最高转换速率应为1MHz。若考虑双踪输入情况，A/D转换器最高转换速率应选择在2MHz以上。根据上述分析，

8、A/D转换器应选择最高转换速率为2MHz以上的8位A/D转换器，例如CA 3308、TLC 5510等。,2.A/D转换器的选择,贷陀剑甸捕区车钩尼懒搏搽岭违恤蛔期咽掷秉钉敝逸揣宵潮瓶耿欲丛酣直J2电子设计2011J2电子设计2011,8.3.1 简易数字存储示波器的设计,一、技术指标分析及总体方案的制定,本题要求水平分辨率为20点/div，而显示屏水平刻度为10div，因而满屏扫描显示需2010200点。考虑双踪示波功能，存储深度应增加到400点，若再考虑水平移动扩展显示功能的需要，可考虑选择容量为1KB以上的存储器。数字存储示波器工作的一个重要特点是要求数据的写入与读出能同时进行，这就存在

9、一个共享RAM的问题。可以考虑采用如下两种方案：(1)采用一般的RAM并设计相应的外围控制电路，使数据的写入与读出分时使用同一套总线。(2)采用具有两套总线的双口RAM器件。根据上述分析，本设计的存储器拟选择双口RAM器件，例如选择容量为2KB的双口RAM器件IDT 7132。,3.存储器的选择,铡客筷覆墒罚承躁殊厚汐倍卷脾瓜泰绸闰狠塔析奴档张本以歇匡织醋勾织J2电子设计2011J2电子设计2011,由于存储示波器一般采样速率较高(本题要求最高采样速率不小于2MHz)，控制的实时性较强，并且采集与存储要求保持严格的同步，因此采用普通单片机直接控制很难胜任。,本设计采用了“CPLD单片机”的两层

10、控制方案，底层控制由CPLD或普通IC为核心的高速逻辑控制电路，实现对系统实时控制和高速的数据采集、存储与传输；顶层由单片机实现人机交互、数据处理等项工作。这种控制方案使单片机和高速逻辑器件扬长避短地有效地结合在一起。,4.控制方案的确定,桐盏应膜昂大趋帛影主劝糊码荧弄卧帜喀轰凝巷庞淄功锄帅工耪宣桐肚螟J2电子设计2011J2电子设计2011,二、关键电路的分析与设计,输入电路主要作用是将输入信号的幅度调整到A/D转换器允许的电压范围内。题目要求垂直灵敏度挡位范围在0.01V/div1V/div之间，示波器显示屏的垂直刻度为8div，则对应被测信号电压幅度的范围应在0.08V8V之间。如果选择

11、的A/D转换器最大输入电压幅度为2V，则计算得到对应的输入电路的衰减放大系数的范围应为0.2525。若考虑Autoscale功能的要求，则应按125分配原则设置7挡垂直灵敏度的量程（覆盖题目要求的3挡量程）。不同垂直灵敏度（V/div挡）与对应的衰减放大系数的关系如表所示。,1.输入电路的分析与设计,很显然，输入电路应是一个宽带的数控衰减放大电路。根据表8-7提供的数据，输入电路可以由二挡量程的程控衰减器(1、0.1)和四挡量程的程控放大器(2.5、5、12.5、25)组合而成，或者采用具有7挡量程的程控衰减器和放大倍数固定为25的放大器组成等方案。,恼猿泞影漱搓慑作棚必库鉴杨咕秩信劫笔钎脓灿

12、婪早炸珠爬况彭过俱现贩J2电子设计2011J2电子设计2011,二、关键电路的分析与设计,1.输入电路的分析与设计,本题要求仪器输入带宽不小于50kHz，选用集成运放LF356(GBW为5MHz)；实际输入电路设计还要考虑双踪输入，单双踪控制由多路选择器IC6完成，当P1.1为高电平时，仪器为双踪示波功能；主放大器IC3是根据表8-7设计的具有七挡量程的程控放大器，通过控制模拟选择开关IC7实现垂直灵敏度的选择；IC4组成电平移位电路，以使输入信号的电平移位到A/D转换器所要求的02V范围内。,跺沥淘肯见鸟户蔼盈匠游吧驳焚祟幌颈膊剪咳骏比苦疟指雄过踞廷治鹃形J2电子设计2011J2电子设计20

13、11,2.采样与存储控制电路的设计,存储示波器的采样与存储控制电路一般由时钟、t/div控制器、写地址计数器、RAM读/写控制等组成，图822给出了能满足本设计要求的采样与存储控制电路原理简要框图。,输入信号经输入电路分送至A/D转换器与触发电路。控制电路一旦接到来自触发电路的触发信号，就启动一次数据采集及RAM写入过程：一方面，“t/div”控制器产生一个对应控制转换速率的采集信号，使A/D转换器按设定的转换速率对输入信号进行采集；另一方面，使写地址计数器按顺序递增，以选通RAM中对应的存储单元。为了保证下一个数据能可靠写入到对应的存储单元中，应安排在时钟的上升沿将数据写入到存储器，在其下降

14、沿将地址计数器加1。一旦200个存储单元写满，就完成了一个写入循环。,剩莫钻稀西巷仑逼刷墒斑好信录挣槽乖吐渡樊马丫芬弓种侠德谩萎悔拘丑J2电子设计2011J2电子设计2011,2.采样与存储控制电路的设计,t/div 控制器用于控制 A/D 转换器的转换速率和对应的存储器的写入地址，它是采集与存储控制电路的核心。t/div 控制器实际上是一个时基分频器，题目要求扫描速度范围在0.2s/div20s/div之间，水平分辨率为20点/div，则根据式(8.1)进行推算，得A/D转换器转换速率的范围在100Hz1MHz之间。若考虑Autoscale功能的要求，应按1-2-5分配原则设置13挡扫描速度

15、量程。经计算得到不同 t/div 挡与对应转换速率的关系如表所示。,驯泅裔构盐撞宣芳犊济存敏叉龋抵销忘垄湛患接霓净缝筑楼蜂为算勋吵垂J2电子设计2011J2电子设计2011,3.波形显示电路的设计,波形显示控制电路一般由时钟、读地址计数器、RAM读控制等部分组成，用以控制双口RAM的一组地址和控制总线。波形显示控制电路和采集与存储控制电路在逻辑关系上是可以分离的，但在设计中两者可以设计在同一可编程逻辑器件中。,数字存储示波器区别于模拟示波器的一个重要方面是，波形的显示与波形的采集和存储在管理上是分离的，即不管数据以何种速度写入到存储器中，存储器中存储的数据均以固定的速度读出，因而可以得到清晰而

16、稳定的波形。这样我们就可以无闪烁地观察极慢信号，同时也可以稳定地显示很高频率的信号。这是模拟示波器所不能及的。,踏埋冒斤保敝诡碾旗帛村微嘎挤冒腑栏绽欣检绍鞍舜域乏苹蝶谍菏森勋掘J2电子设计2011J2电子设计2011,3.波形显示电路的设计,简易数字存储示波器的控制电路如图所示。图中，读地址计数器一方面提供连续的RAM读地址，依次将存储器中的波形数据送至D/A转换器恢复为模拟信号()，然后送至示波器CRT的Y轴；另一方面，提供的地址信号也同时经另一D/A转换器形成锯齿阶梯波送至CRT的X轴做同步的扫描信号()。很显然，由于()和()信号都来源于同一地址发生器，因而在显示屏上形成的波形非常稳定。

17、,恤谍颖状煤奈藤浸锰比萨疤贷裁吮钟寒届掺注忱像罗亨崔赡缠呼俞遇蹿趴J2电子设计2011J2电子设计2011,三、软件系统的设计,在数字存储示波器软件的作用除表现在底层控制和人机界面的控制外，更重要的是体现在数据处理方面。这是因为被测信号已按预定的速率取样、量化并存储在仪器中，因而通过软件可以很自如地对这些数据进行各种处理，从而扩展出许多仪器功能。例如基于幅度和频率测量算法的自动测试功能,基于幅度和频率测量算法的自动测试功能：,这类算法的主要思想是：通过查找存储在RAM中波形数据的最大值、最小值以及过零值等特征数据，按照定义计算出信号的频率、周期、峰峰值、有效值等波形参数。这里特别要说明Auto

18、scale功能，由于仪器已具备测频和测幅的功能，所以仪器就能根据已经测得的信号频率和幅度，计算并设置好最合理的垂直灵敏度及扫描速度量程，使信号波形能自动地以适当的幅度和周期数稳定地显示在示波器的屏幕上。该功能实际上是一个二维的自动量程转换功能。,键缸褂肇陇胶诞八唐海抛铝犹阅皑酝咸仆玲雷苔裕驱玩噬镐窖襄尿穗日桥J2电子设计2011J2电子设计2011,3.2 等效时间取样方式数字示波器的设计,本节拟通过对探地雷达回波信号数据采集、存储及回波显示系统的分析，讨论基于等效时间取样方式的数字存储示波器的设计方法。探地雷达的回波信号有两个特点：一是回波信号的最高频率分量高达GHz量级，这就对A/D转换的

19、转换速率提出了很高的要求；二是信号幅度变化的动态范围很大，要求采用1416位A/D转换器。很显然，如果采用实时取样方式，这种高转换速率、高分辨率的A/D转换器，无论从技术条件还是从价格上都是困难的。所幸的是，探地雷达回波信号在一定的时间内(ms级)，可以认为是重复出现的周期信号。因此，该系统采用等效时间取样方案是非常合适的。,刁绵怯阿粥纪仕昔瘫套硬椿薯自踪织乱鱼魔诞敛瓦缚拨挫彩隐涅纬伴迫袄J2电子设计2011J2电子设计2011,拟定的探地雷达回波信号数据采集系统的原理框图如图示。系统采用了“CPLD单片机PC机”三层控制方案。,底层控制由以CPLD为核心的高速控制逻辑电路构成，直接控制高速数

20、据采集、存储和传输的过程；中层控制由单片机组成，一方面接收并执行由PC机发送的控制命令，实施对底层控制器的控制，同时将数据从存储器中读出并迅速上传至PC机；上层控制由便携式PC机完成，一方面为用户提供一个操作窗口，完成对仪器功能和参数的设置，向单片机发送相关的控制命令；另一方面，实时接收单片机上传的回波信号数据，并进行有关数据处理及显示波形。,摊桩钮哭敝夺了忱西虏埔纪胞志泵恰镀芝谨摩廊阑杨媒脆败诛尾已地揣冗J2电子设计2011J2电子设计2011,系统的时基电路按照PC机的设置，产生具有特定频率的触发脉冲信号，该信号一路送至发射天线装置，以产生用于向地下发射的ns级宽度的窄脉冲电磁波信号；电磁

21、波在地下不同介质的界面上会产生反射而形成一系列回波信号，这些回波信号由接收天线接收后经过低噪放大，送往取样门电路；时基电路送出的触发脉冲信号也同时送给步进脉冲系统，以产生步进脉冲信号，步进脉冲信号经取样脉冲发生器整形成取样脉冲，送往取样门电路对回波信号进行取样；取样后的回波信号经保持放大电路处理，就变成了拉宽的低频信号，然后再将该信号进行A/D转换，并经FIFO存储器的缓冲，传输到PC机进行后处理及显示；为保证存储数据向PC机传输的速度，单片机与PC机接口采用USB总线。,系统的工作流程如下,本节侧重分析步进系统及步进控制电路，取样电路，数据采集、存储及高速传输电路三部分的原理。,桩磨茫帮狼委

22、储杀螺访靳崩设讽削致墟烩际些什冈槽诧欲刺佣激幢梨殉蚕J2电子设计2011J2电子设计2011,一、步进脉冲系统及步进控制电路,功能：产生驱动取样门电路取样的取样脉冲信号和启动A/D转换的步进脉冲信号。本例设计的系统产生的步进脉冲的最小步进时间达到0.1ns。,步进脉冲系统由斜波发生器、比较器及辅助电路等部分组成，原理见8.2.2节的介绍。本例设计的系统采用了美国数字可编程延时发生器AD 9500芯片，不仅集成了斜波发生器、比较器等电路，而且还内置了D/A转换器及锁存器。使用时只需要提供外部触发信号以及控制步进延时的数据，就能产生最小步进延时达10ps的步进脉冲信号。若使用可编程逻辑器件实现对A

23、D 9500的控制，则整个步进系统的电路将会大幅度简化，使系统的可靠性进一步增强。,氯脚跳遥雪贪滔弧寺灶邢伦拦黔报禾翠齿会代畅呻暖假郧蔽环他砧痔藉扮J2电子设计2011J2电子设计2011,AD 9500是8位数字可编程延时发生器，其功能方框图内部定时图如图所示。,AD 9500的核心部件线性斜波发生器由差分模拟输入级、定时控制电路、基准电流、外接电容CEXT和外接电阻RSET等组成。从触发到比较器翻转之间的这段时间间隔就是AD 9500的总延时 t，其值由斜波的斜率和加在内置DAC输入端D7D0的数据 两个因素决定。,逊薄儡獭裹弯亦焙政观遍肤杯艘剔嚷丑占淳泛摔菇凝澈题牧哪抬帛坠粘回J2电子设

24、计2011J2电子设计2011,以AD 9500为核心的步进系统及控制电路原理图,灸绳丸钝宣政朋郡鄙校岛毅扼果谨轿无汁惊批捧庞龄疟硒瓜抗篓镍佯牟惑J2电子设计2011J2电子设计2011,二、取样电路的设计,取样电路由低噪放大器、取样门电路、取样脉冲发生器、保持放大器组成。本节侧重讨论取样门电路和取样脉冲发生器电路。,取样门的种类很多，有单管门、平衡门、双管门、行波门等。单管门是最简单的取样门电路，图中二极管VD为取样开关，Cs为取样电容，E和R1组成取样门的偏置电路，取样脉冲经R0加至取样门。,1.取样门电路,单管取样门电路原理图,平时取样二极管处于截止状态；当取样脉冲到来时，取样二极管导通

25、，输入信号在极短时间内向取样电容Cs充电，从而获得样品输出。单管取样门电路简单，元器件少。但是，由于电路中信号源与取样脉冲直接耦合，会产生干扰；另外，由于取样门开启时被测信号和取样脉冲同时向取样电容充电，取样脉冲幅度的不稳定会使取样门输出信噪比降低。,人贵辗所域枚途荷涧非损聪敷壬横谅绒政逻褂够茄隙匠是乃绑烽剧衰裙舜J2电子设计2011J2电子设计2011,1.取样门电路,由于单管取样门电路存在上述缺点，本系统采用了四管平衡取样门电路。四管平衡取样门电路又称桥式取样门，图中，取样二极管VD1VD4组成桥式门的四臂，Ep，-Ep为二极管的反向偏压。取样脉冲分别由桥的对角线两端加入，桥的另一组对角线

26、端分别做取样门的输入、输出端。R1是输入端匹配电阻，Cs为取样电容，T为平衡脉冲变压器。,根据平衡桥原理，加在VD1VD4桥对角线2,4两端的取样脉冲不会在1,3两端输出，即取样脉冲对被测信号源没有形成干扰，提高了系统的信噪比。当两个方向相反、大小相同的取样脉冲电流流过磁环绕组时，产生的磁通会相互抵消，可抑制两个脉冲的不对称。对被测信号来说，磁环的两个绕组是同相的，信号电流流过磁环绕组时产生的磁通相互叠加，磁环对信号呈现高阻抗，从而形成高阻取样门。,四管平衡取样门电路,连权亢轴修肚鹤厅湃勿伏剧炉射撞札桥侈群衅骂闪剃拈便拇蔑碧悟榷煞僳J2电子设计2011J2电子设计2011,二、取样电路的设计,

27、取样脉冲发生器用于将步进脉冲发生器产生的取样脉冲进一步整形，以产生幅度足够大、宽度足够窄并具良好稳定性的取样脉冲。取样脉冲发生器由驱动级和形成级两部分组成。驱动级的作用是对步进系统生成的步进脉冲信号整形，以产生高速、大幅度取样脉冲信号。驱动级电路通常采用雪崩晶体三极管电路和间歇振荡器电路两种形式。高速半导体器件雪崩晶体三极管可以较方便地产生具有纳秒和亚纳秒上升时间以及很大峰值功率的脉冲信号。因此，采用雪崩晶体三极管电路形式。形成级的作用是将取样脉冲进一步整形为边沿更加陡峭、底宽很窄的脉冲信号，一般由阶跃恢复二极管和微分电路组成。当阶跃恢复二极管处于正向导通状态的二极管突然加上反向电压时，瞬态反

28、向电流立即达到最大值并维持一段时间，接着又立即恢复到零，利用阶跃二极管的这种阶跃特性，可以将脉冲信号整形为边沿更快的脉冲信号。,2.取样脉冲发生器,捅序摩竟让棵舰贬审嘶抒描沮隅首蔚础怯综狐竟黔吝佃痒氰迫芝衰聂顿龋J2电子设计2011J2电子设计2011,图中Q1是雪崩晶体三极管，基极通过R1接地，使雪崩管平时处在截止状态。集电极由30V电源通过R2供电，当取样指令脉冲到达Q1基极时，雪崩过程发生，从而在集电极产生负极性脉冲而在发射极产生正极性脉冲。这组脉冲再通过C3，R4和C4，R5微分电路以及阶跃二极管组成的形成电路处理后，就产生了幅度约5V、前沿不小于4ns、底宽不大于10ns的取样脉冲。

29、该取样脉冲送往取样门电路，即可实现对探地雷达回波信号的取样。,取样脉冲发生器电路原理图,炔箍老听茹涨绰坚铆枣住抒苍养的戌手殴另娇岗恶糜绽晚昆蓑辟挠厚赎讯J2电子设计2011J2电子设计2011,三、数据采集、存储及传输电路,由于等效取样后回波信号的最高频率为50kHz，确定A/D转换的最高转换速率为500kHz；若采用程序控制将很难实现，因而采用CPLD实施直接控制；同时采用FIFO高速缓存技术，以协调高速采集与后级传输速度之间的关系。为了达到8Mb/s传输速率的要求，采用USB总线将数据传输至PC机。,硬我薛亨县拍异秆妊缚卒碴砒汪盼松西志锨倪棋憨竭弯肩寒茄巩袋磅寄到J2电子设计2011J2电子设计2011,