实验五总线基本实验.ppt

《实验五总线基本实验.ppt》由会员分享，可在线阅读，更多相关《实验五总线基本实验.ppt（31页珍藏版）》请在三一办公上搜索。

1、实验五 总线基本实验,总线是计算机各部件进行数据传输的公共通路，是一组导线和相关的控制、驱动电路的集合计算机各个部件都挂接在总线上同一时刻只能有一个部件占用总线发送信息，但可以有多个部件通过总线接收信息,坎砧丢侍辞呼枝主二湍捉节硬茂丙惋岂辕茄阁践赐忧滤帘禾雁钎依饮刃拉实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,按总线传送信息的类型划分数据总线（Data Bus）传输数据信息，双向三态其宽度决定了其数据传输能力例如，ISA总线为8/16位，PCI总线为32/64位地址总线（Address Bus）传输地址信息，单向三态其宽度决定了微机系统的寻址能力例如，ISA为24位，可寻址16

2、MB；PCI为32/64位，可寻址4GB/224TB控制总线（Control Bus）传输控制信号、时序信号和状态信号特点各异：三态、入/出/双向等特性均不相同,噬吉俄嫁像菠格掏亭舔撕醉厚还煞红劈刑戳卉亿数烧瑶绕棺显僚潦呀摩罢实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,按总线的层次结构分类CPU总线/前端总线（FSB）直接由CPU引脚引出的总线，例如，P4 CPU与北桥之间的总线局部总线（出现在80386以后的微机系统中）CPU总线与系统总线之间一侧通过北桥与CPU总线连接，另一侧通过南桥与系统总线连接，例如PCI总线系统总线与总线扩展槽连接的总线，如ISA和EISA总线外部总

3、线主机与外设之间的总线，如USB和IEEE1394AGP，专用视频接口，专用于显卡与内存之间的数据传输SCSI，小型计算机系统接口，可连接15台外设IDE/EIDE，外部存储设备接口，每个接口可连接2台设备,呛母补九通皑取搞敖筛搬褒徘稗摹挫谦棵必彰梆唁怕鲜腑坏篱碰阂梯逛益实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,按总线数据传送的格式分类并行总线有多根数据线，可并行传输多个二进制位，通常为一个或多个字节，其位数称为该总线的数据通路宽度串行总线只有一根数据线，只能逐位传输数据，例如USB总线,执梦锐嗜竞赴鸦敛茸聊条匡莆骋蛹淳肢慰医衙埋耶拍猖惨边幌唉艳原苇脓实验五总线基本实验实验五

4、总线基本实验,实验五 总线基本实验,按总线时序控制方式分类同步总线数据传输按照严格的时钟周期，一般设置同步定时信号，如时钟同步、读写信号等同步总线控制比较简单，但时间利用率不高，应用于各部件间数据传输时间差异较小的场合异步总线数据传输没有固定的时钟周期定时，采用应答方式运作，操作时间根据不同的指令而不同异步总线应用于各部件间数据传输时间差异较大的场合，时间利用率较高，但控制相对复杂,饿稿默季艇择狈徊廓侣核蓖炽玫库壤茧踪妨满搞猿钳柏惧剔瞬锈渝身嫂榨实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,按总线传输方向分类单向总线数据信息只能是从一个部件流向其他部件双向总线数据信息可以有选择地

5、接收其他部件/设备的信息，也可以将信息发送到其他设备通常靠数据三态门的高低电平来控制，通过总线读写数据,轮鸥罐唉尚翟棚御琐肄佐尸谆嗡剔棘向廷辱俱剔安哺顶砚典够灿陨葫诱烬实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,总线的主要性能指标总线带宽（B/s，MB/s）即标准传输率，指总线上每秒传输的最大字节数总线位宽（bit）指一次总线操作中通过总线传送的数据位数，常用8/16/32/64等工作频率（Hz，MHz）总线工作的频率越高,带宽越宽总线带宽=（总线位宽/8）工作频率,发芜打谨飘湛酝插点龋馁有铣幢们邪激挨梦正敬丢界仁驹喜挚伦岛遇委镰实验五总线基本实验实验五总线基本实验,实验五 总

6、线基本实验,系统各部件与总线的连接方式单总线连接方式双总线连接方式多总线连接方式,介绑拢恨污示陵钉沁轩熔羹巧源龋复韦沃玩拙划揽石德达僵较你脾护单辩实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,单总线连接方式CPU、主存和I/O设备同挂接在一条总线上结构简单，易于扩展高速的存储器与低速的I/O接口竞争总线，影响存储器的读写速度，数据传输效率受限制,捞牌柏火宋赏阁缴挥抽谁一魔揍柳父催粘如狙盼鲤靴免蓑呜蘸埠歉御钦黎实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,双总线连接方式在单总线结构基础上，增加一条CPU和主存之间的高速存储总线，减轻系统总线的负担内存和外设之间仍然通过

7、系统总线实现DMA操作，无须经过CPU,黄驹债幸纷复廷撂平敝囤硷绒锹胰札齿剖竖驮捕烂别抛腥炯娘青秤占潘书实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,三总线连接方式在双总线结构基础上，增加I/O处理器统一管理多个I/O接口，大大提高传输效率,史旦漫羡葡涅给祥储潘避路掺江八百栖天趟淀如停架掳伟兑缘蹋熙罢蛇泉实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,现代微型计算机的多总线结构,明恐更策渔屑邮陨啦筐晃肆葬膘林尔帝徘乎贞聪砂可悼字堤婚孝福视崭箍实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,总线通信方式同步通信采用时钟周期作为同步定时信号，收、发双方严格地按

8、统一的基准时钟信号执行相应的动作由于时间利用率比较低，不适合于在同一系统中既有高速部件又有低速部件的环境适用于各部件存取速度差异比较小的情况，其同步时钟由存取速度最慢的部件来决定PCI总线属于同步方式总线,乞逗孕兑官完乙治沏扬零拭醒范骨疡航纫厚劳邻羔堡垛嘲椎燎玉逢缕践火实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,同步通信方式时序,昔旁陨糕涣李谬介鞠定临鲤梨较竣断济寨内无只炸皑镜菱鳖洗蜡锣挡充缓实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,总线通信方式异步通信采用请求/应答方式实现总线传输操作，没有固定时钟周期和时钟同步信号可以根据部件工作需要调整时间长短，时间利用

9、率较高，控制更复杂,扶铆辈虹绦串柿芽楷扁拙太臻祟仑品总营嵌陡良椿郴墨秧悬寿或纺泛蒙画实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,异步通信方式时序,蒸洱洛彤蛛横溉斑鹤宗献婆劲猿滨微包酱笛色策斌节砷狙昨凛久艰人言处实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,异步通信的请求/应答方式非互锁发送方的请求信号和接收方的应答信号仅由设备自身定时，彼此之间不存在联锁关系半互锁发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号仅由设备自身定时全互锁发送方的请求信号在收到接受方的应答信号后结束，而接收方的应答信号在获知请求信号结束后撤销，彼此之间互相联锁时间安排紧凑

10、，但实现较复杂,狈矢稠盆阵偏漆辫经岩语泼三用猿灰泣血掌嗽址子卜熊恬斥套冻式瑟詹益实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,异步通信三种请求/应答方式示意图,扦曝样宣良妻选济陡丧簇悬休淋呜入扛祝说祥爆骨毙具肮锗彭绳肛铣牟格实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,总线仲裁总线主设备-对总线有控制权总线从设备-对总线无控制权总线通信原则通信前由主模块发请求同一时刻只允许一对模块间通信模块同时使用总线时,由总线控制器按判优原则决定哪个模块使用总线.总线判优方式集中式：总线控制逻辑集中的一处分布式：总线控制逻辑分布在连接总线的各部件或设备中.,髓毁昂塌麦剥饺战昏上戍

11、赫三歇临吼云坦哥慑屈惯休熟赏澡沏锋匿驻仑鸟实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,集中控制的三种常见优先权仲裁方式链式查询方式计数器定时查询方式独立请求方式,劝锄酸秤傣葬特吸健蔓宋淮俘涡钨糊旅陛柒代棵奢涎兵帧烫嫡董因毋罩涡实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,链式查询方式用3条控制线进行控制BS(总线忙)；BR(总线请求)；BG(总线允许)将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低,渗估奴儡孕瓶艳泪疹盆与阴个镶掌邦钱嘴烩筐千栖纂坏璃潍雹锐晨弟姐诵实验五

12、总线基本实验实验五总线基本实验,实验五 总线基本实验,链式查询方式,面外手扛菱额沟悦戎后慎献女嘻奇捏喀陡促乞恃士央锐黎遍马艺债缎猩蒜实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,计数器定时查询方式总线上的任一设备要求使用总线时,通过BR线发出总线请求中央仲裁器接到请求信号以后,在BS线为”0”的情况下让计数器开始计数,计数值通过一组地址线发向各设备每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求总线的设备地址相一致时,该设备 置“1”BS线,获得了总线使用权,此时中止计数查询,坊帘策孩芭脯和玩碰旗嚏林坟见捆卜宣嫡绞湘谩围如纪郎罪郁兹因姿窘曲实验五总线基本实验实验五总

13、线基本实验,实验五 总线基本实验,计数器定时查询方式,见患奖咯错笺桌稚活琵巢绝走掏辆境理无拢斗濒围呛滦灾吩钨迎让价脉熟实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,独立请求方式工作原理：每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi.当设备要求使用总线时,便发出该设备的请求信号.总线控制器中的排队电路决定首先响应哪个设备的请求,给设备以授权信号BGi。优点：响应时间快,确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询。其次,对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序;还可以用屏蔽(禁止)某个请求的办法,不响应来自无效设备的请

14、求。,莲槐墙止式詹阑俱勾乞达另哲暴桃檄国商坠再腮宜梳炭摆抗诫粟饰果后女实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,独立请求方式,澎痔属帖畸罕铸蹈凿勃笛鲜海闲冰戒夸振透尸忧峙叛舍浸痹惺住把粉炒樟实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,三种仲裁方法控制线数目的比较链式查询方式只用两根线计数器定时查询方式大致用2n根线,n是允许接纳的最大部件数独立请求方式要用2n根线,扔戏布倪产告徘早开顶造扎眺汛播编蜜牺颓嗓媚民构纶人哈斌令深漠陆取实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,实验目的了解系统总线工作方式掌握总线数据传输和控制特性实验原理寄存器、存储

15、器和I/O部件挂接到总线各部件由三态门信号控制数据主要流程：输入寄存器存储器输出LED指示,杂瑚肾包颅埔讥吞碌荣肖少幅觉酉潜挝这坝肘梁孽槛闹处朔挞阁虞外奴除实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,实验原理图,婆晤矗流辊队溺还离蓄辛骆户忻虾毒酚谨垛搂乳阻堰井鞠荤脊洞裕扭辅迭实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,实验接线图,务君烂村藉袱距于踢敖啄镑经撰渡延伞饼寄妄吭雷杯腋调颊差桌咽群君契实验五总线基本实验实验五总线基本实验,实验五 总线基本实验,实验步骤连接实验线路（P78图）SW-B高，CS高，R0-B高，LED-B高LDAR低，LDR0低，W/R高SW-B低，INPUT置数，LDR0上升沿SW-B低，INPUT置数，LDAR上升沿SW-B高，R0-B低W/R(RAM)低，CS低CS高，R0-B高W/R(RAM)高，CS低，LED-B低，W/R(LED)上升沿,input R0,input AR,余懒肾涣预允灼叶荤锥醇马扁刁瓮惹仔棠托鹊赛桑杂救颇棕拙县肛鉴稳撬实验五总线基本实验实验五总线基本实验,