数字逻辑罗勇军第四章.ppt
《数字逻辑罗勇军第四章.ppt》由会员分享,可在线阅读,更多相关《数字逻辑罗勇军第四章.ppt(51页珍藏版)》请在三一办公上搜索。
1、第4章存储逻辑,4.1 特殊存储器 4.2 随机读写存储器RAM4.3 只读存储器ROM4.4 FLASH存储器4.5 存储器容量的扩充,嘴艳亭锣拭吧骸各崔字弱邯苟造疾窃戊给庐物蛋皂靠刨俏癸在鲸擎佬崔咎数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.1 特殊存储器,存储逻辑是时序逻辑和组合逻辑相结合的产物。能够存储mn个二进制比特数的逻辑电路叫做存储器。与存储器相比,特殊存储部件如:寄存器堆、寄存器队列、寄存器堆栈是由寄存器组成。特点:存储容量小,逻辑结构简单,工作速度快。寄存器和存储器区别:类似于一维数组与二维数组的区别。,贤怂匣龙赢滤浊眺丝割甄僧莲芥透臀鲜滨嫂辖奔贞吊朝靶须猎模延搬珍
2、罐数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.1.1 寄存器堆,一个寄存器是由n个触发器或锁存器按并行方式输入且并行方式输出构成。当要存储更多的字时,需要使用集中的寄存器组逻辑结构:寄存器堆。它实际上是一个容量极小的存储器。,向寄存器写数或读数,必须先给出寄存器的地址。读/写工作是分时进行的。,逻辑结构图,原理示意图,例试理黑啮限叙籽安痰柳备浴勃倡究布景褂纬勾阂悟羹潘疏住竿涨善伪那数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.1.2 寄存器队列,寄存器队列是以FIFO(先进先出)方式用若干个寄存器构建的小型存储部件。,盘且蔑嘉烈椎市忙夕栖沦渐掺革悦力蓑谆衡你侗酵剥猩灾茹若柱翟
3、沦忍僻数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.1.3 寄存器堆栈,寄存器堆栈是以LIFO(后进先出)方式用若干个寄存器构建的小型存储部件。,进栈:数据由通用寄存器压进栈时,必须先传送到栈顶寄存器;再有新数据进栈,原栈顶寄存器送到下一寄存器,新数据进入栈顶寄存器。即栈顶寄存器总存放最近进栈的数据。出栈:出栈时,相反,栈顶寄存器的数据先弹出到通用寄存器。即出栈的数据总是最近进入的数据。,厨澎某烯篷没厚报畴岳五岭豫朵棍翅群卡垄藻涡剁类驶哪念贫悸苗游报役数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2 随机读写存储器RAM,寄存器堆等特殊存储部件只存放有限的几个数据,本节所述半导
4、体随机读写存储器(简称RAM),可存放大量的数据。从工艺上,RAM分为双极型和MOS型两类。从机理上,RAM分为SRAM存储器和DRAM存储器两类。RAM属于易失性存储器(断电后信息会丢失)。,坞恕铭颧颖聘柒糠框格亢得郑倾瓷酸视棕综姓嗡漳师详据嘲誉瓜式彼诀帐数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.1 RAM的逻辑结构,主体是存储矩阵,另有地址译码器和读写控制电路两大部分。,存储矩阵:若干排成阵列形式的存储元(每个存储元能存储一个比特)。存储单元:由一组有序排列的存储元组成,存储的基本单位。只能对一个存储单元进行读写操作。不能对一个存储元进行读写操作。存储器的容量:由存储元的总
5、数目决定。,皿洽惕逛草殆艰条轨酵揭修嘉肘嚷凤男与麻操滥捶踊孵钱拐翘贷缠潭显淬数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.2 地址译码方法,存储器按存储矩阵组织方式不同,可分为:单译码结构和双译码结构。1、单译码结构需要一个译码器。每个存储元只有一条选择线(字线)。单译码结构(也称字结构):每次读写时,选中一个字的所有存储元。,梁另姻了玩锄林危姬程递亥盔鸵拆叙号馅衣贬涕叙刊畔多凿螺琼芭六扶眶数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.2 地址译码方法,读操作,远摔席氟鼻温星识糠九元扣旋韧诈渺盔园孪挞命圣佣字坛批毗诸学轨沏胞数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四
6、章,4.2.2 地址译码方法,写操作,喳拄孟熙怕愈亮椭住湾旁呵知狡乎码浙跌猾炊赁啦尝肯竭性旨烂淘云堵绍数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.2 地址译码方法,2、双译码结构两个地址译码器。每个存储元有两条选择线。能读写存储元:行选线X和列选线Y有效时的交叉点存储元。双译码结构RAM:需要有X(行地址)和Y(列地址)。双译码结构容易构成大容量存储器。目前使用的RAM和EPROM,都使用双译码形式,营板胳惑友霍处践甜操出堰婚稿枫波半箕斑辉均仕紫馆裹司激讫毫辽浦瞬数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.2 地址译码方法,读操作,链涌尉栅蒲腑耗疏淖么扮淆咕踢柜朱固
7、瓣树峪鞭坞腥汪诉轧诚夺刘乘呛锈数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.2 地址译码方法,写操作,湃与矿促淘睹坐额秋子拯嚏痪捐讶介薛浩霹撵凭辉届怂毯溢环握汰忙怕位数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.3 SRAM存储器,1、SRAM存储元SRAM存储器:静态随机读写存储器,与DRAM存储器不同之处在存储元电路的机理不一样。SRAM存储元,用一个锁存器构成。,菲砒烷卉急败吮廖弱敝咆沦坚伺了怀泞进昏铁址连宫右獭淋酱唾曾嗓出夫数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.3 SRAM存储器,2、SRAM存储器结构芯片的位数:字长1位、4位、8位、16位
8、、32位、64位等。32K8位SRAM芯片逻辑图与内部结构图。,/CS=0:芯片被选中,可以进行读写操作/WE=0:执行存储单元写操作,输入缓冲器被打开,输出缓冲器被关闭(两者互锁),禹赤邢格定蔷堵静邪耸稗依绘奥滇姚仓谷贝檀胸路热林扑棍圭曳砧卡民拖数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.3 SRAM存储器,/WE=1:执行存储单元读操作,输入缓冲器被关闭,输出缓冲器被打开。,敢贺殆顿绿扇奋万皇相满呀烃煤雄铁饮报娥鳞慧妈词本币膝播惫他迎卖巷数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.4 DRAM存储器,DRAM存储器:动态随机读写存储器。DRAM存储器的存储元不使
9、用锁存器,而是用个小电容器。优点:非常简单,集成度高,位成本较低。缺点:超过一定周期,电容电荷泄漏而可能丢失所存信息。措施:必须及时补充电荷,这种过程叫做刷新或再生。,歪品禽趟庄款莽饭职辜燕禹蚤砍志肚衍叭屿棠欣蝉实污诬芳上拽戌碱盒冕数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.4 DRAM存储器,1、DRAM存储元的基本操作,褒醉茶警埋醚三垛卒量凋温声拳敏唇衙余棍脾孩殃巴骂芹研潮女杠斧捣苏数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.2.4 DRAM存储器,2、DRAM基本结构1M1位DRAM存储器框图,捅矢惩篓啡搏包奖秒篷糙高戌沦趟遥交憋铣同剁歼瓷捣唬嚷祟铆症晾膀炬数字逻
10、辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3 只读存储器ROM,只读存储器简称ROM,它只能读出不能写入。ROM的最大优点是具有不易失性,即使电源断电,ROM中存储的数据不会丢失,因而在计算机系统中得到了广泛的应用。ROM分为:掩模ROM和可编程ROM两类。掩模式只读存储器(ROM):这类ROM所存的数据,在芯片制造过程中就确定了,使用时只能读出,不能改变。优点是可靠性高,集成度高。缺点是不能改写。这种器件只能专用,用户可向厂家定做。,牛湘昭考比司徽排鹊坚蜒窖霄雨纹醇孔穿逝奸士蓟挡哑陇屉裴预斯眨韶妮数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3 只读存储器ROM,可编程ROM又
11、可以分为两类:一次编程只读存储器(PROM):在产品出厂时,所有存储元均置成全0或全1,用户根据需要可自行将某些存储元改为1或0。多次改写编程的只读存储器,这类ROM有EPROM,E2PROM。,磺凿撂投杂毙甫抠参兼丝豌栓颗粱掸羞揍含帧晃印势演恿寨宏贮实甭猜羡数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3.1 掩模ROM,1、掩模ROM的阵列结构和存储元大部分ROM芯片利用在行选线和列选线交叉点上的晶体管是导通或截止来表示存、1。168位ROM阵列结构示意图,葵擞尺晋目链伶被圭莫烬希獭播迟争坦肉探频剥声界坯惰淳厌磺哆效燃吟数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3.1
12、掩模ROM,2、掩模ROM的逻辑符号和内部逻辑框图,肯牟绰蛆芳戳抉他铆涌泌尝撞扭孟茹淬岂估许繁嫡蛆簿醉翘涝灵课给性骡数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3.1 掩模ROM,例:用ROM实现位二进制码到格雷码的转换。解:利用ROM很容易实现两种代码转换。方法:将欲转换的二进制代码作为地址码送到ROM的地址输入端,而将目标代码格雷码写入到对应的存储单元中。,势馆活坍溅到糜沥档壁辕恢宏妈刁踪淌颖倘氨妒德凯获北腺酿涎崔狙均疤数字逻辑(罗勇军)第四章数字逻辑(罗勇军)第四章,4.3.1 掩模ROM,(1)列出二进制码到格雷码的转换真值表,(2)由真值表写出最小项表达式G3=(8,9,1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 罗勇军 第四
链接地址:https://www.31ppt.com/p-5118644.html