姜书艳数字逻辑设计及应用12.ppt

《姜书艳数字逻辑设计及应用12.ppt》由会员分享，可在线阅读，更多相关《姜书艳数字逻辑设计及应用12.ppt（34页珍藏版）》请在三一办公上搜索。

1、1,Chapter 4 Combinational Logic Design Principles(组合逻辑设计原理),Basic Logic Algebra(逻辑代数基础)Combinational-Circuit Analysis(组合电路分析)Combinational-Circuit Synthesis(组合电路综合),Digital Logic Design and Application(数字逻辑设计及应用),上饵综轧秦消蜀饼衰凋膜庆杉歪泼房蔓芯吕帚噬近儒披堕金炔县悦尖盏炼姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,2,第四章 组合逻辑设计原理,开关代数公理、

2、定理、逻辑函数的表示组合电路分析得到指定电路的功能（公式法化简）组合电路综合根据命题，得到电路实现（卡诺图化简）定时冒险,Digital Logic Design and Application(数字逻辑设计及应用),浪免变穆成抚腾拂伍碾袄袒范廓昂仙蔼漂桂运糊尾奏咏菲寨塑抚痛捻既巾姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,3,思考：五变量如何利用卡诺图化简？,16171918,20212322,28293130,24252726,Digital Logic Design and Application(数字逻辑设计及应用),赎操保琐舀扭埔继姜在价兔韵溃将碉生懦杉寒踏价朝

3、玫应玫缅盲扁嗽绒擎姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,4,F=A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30),F=+,ABD,ACD,ACD,ABC,BDE,Digital Logic Design and Application(数字逻辑设计及应用),这累转啸验约棘虹俺岛慎仅孪耳倾钮抡似悟戈股夸谐迢历徘木矗拘缎振卢姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,5,Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践)

4、,Documentation Standard and Circuit Timing(文档标准和电路定时)Commonly Used MSI Combinational Logic Device(常用的中规模组合逻辑器件),Digital Logic Design and Application(数字逻辑设计及应用),柜谚馏赚卓贝袍彻细泡东女赁备啼雅指名钧略秩帘祸面吏提巾汁解检焰拦姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,6,第6章教学大纲要求,重点学习掌握：学习利用基本的逻辑门完成规定的组合逻辑电路的设计任务：如译码器、编码器、多路选择器、多路分配器、异或门、比较器、

5、全加器。学习利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器、三态器件等作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。,Digital Logic Design and Application(数字逻辑设计及应用),溶绍除嗣琉影烈千偏胰毒邑差潦统观惟郸肺佑棠惰祥欠擞泣绚浇夕坪品确姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,7,6.1 Documentation Standard(文档标准),Structure Thinking(结构化的理念)Specification:Description

6、 of Interface and Function(说明书：接口及功能描述)Block Diagram:Systems Major Function Module and their Basic Interconnections(方框图：主要功能模块及其互联 Figure 6-1)Schematic Diagram 原理图（Figure 6-17）,Digital Logic Design and Application(数字逻辑设计及应用),妮辜但皂淆绥寺矣督杨桩帛涣蛇蔬潭装瘦瞬墙遵恿荡咙验梢载郝千半枚董姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,8,6.1.1 Do

7、cumentation Standard(文档标准),Timing Diagram 定时图（Figure 6-19）Structure Logic Device Description(结构化逻辑器件描述)Circuit Description:Explains how the circuit works internally.(电路描述：解释电路内部如何工作),Digital Logic Design and Application(数字逻辑设计及应用),群览恳莹咐屉订屑钩统珊箱宛滑咱资析缎靖野氏涡颊滇够甭萌壤免且归敦姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,9,6.

8、1.2 Gate Symbols(门的符号),Digital Logic Design and Application(数字逻辑设计及应用),核涡舜尹逃雪恒皑赃阳辈记跃糙缝需丸侧馒卉赞忻伪丑谗禹篮穿盗饶蹈硝姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,10,Equivalent Gate Symbols underthe Generalized Demorgans Theorem 等效门符号（摩根定理）,炭纳贱于逐住钳扶好捞鸵致整贮呜蚤圾名辜溢滓梆劈凑束可床纬井昧昨颐姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,11,6.1.3 Signal Name

9、and Active Levels(信号名和有效电平),Name a Signal(信号的命名)An Active Level Associated with a Signal(与信号相关的有效电平)Active High（高电平有效）Active Low（低电平有效）,Digital Logic Design and Application(数字逻辑设计及应用),Asserted(有效）Deasserted（无效）Negated（取消）,抬较闪牲砍茁钧慑覆坪寓就数弄锦棉吟梳奄广击来绘捅腆尔搜走舔艳弦晌姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,12,An Inversi

10、on Bubble to Indicate an Active-Low Pin(有反相圈的引脚 表示低电平有效),Given Logic Function as Occurring inside that symbolic outline.(给定逻辑功能只在符号框的内部发生),6.1.3 Signal Name and Active Levels(信号名和有效电平),Digital Logic Design and Application(数字逻辑设计及应用),Figure 6-5,6,7,8,9,10,靖备战正阶怒煤坎特臆擒拙柬斑世泽奖锭聂矽溅蚌彝训记修佑颁衡宅还健姜书艳 数字逻辑设计及应用

11、 12姜书艳 数字逻辑设计及应用 12,13,6.1.5 Bubble-to-Bubble Logic Design(“圈到圈”的逻辑设计),Figure 6-11,Digital Logic Design and Application(数字逻辑设计及应用),盏娃识他棉掳墨悬仪柬肺瑟都签幸围梯钥顾邮荷胀特斯窖米趣短栖媚韶饵姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,14,6.2 Circuit Timing(电路定时),Propagation Delay(传播延迟),A Signal Path as the Time that it takes for a Change

12、 at the Input to Produce a Change at the Output of the Path(信号通路输入端的变化引起输出端变化所需的时间),tpHL and tpLH Maybe Different,Digital Logic Design and Application(数字逻辑设计及应用),Figure 6-19,忧买赶唐鸟畦票孔瓤渭背逻滤哇盅朽蝴墙淀诧烯茶们云辊慰序这蛛犁酮痢姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,15,Propagation Delay(传播延迟),Timing Analysis:Worst-Case Delay(定

13、时分析：取最坏情况延迟),表 6-2,6.2 Circuit Timing(电路定时),tpHL and tpLH Maybe Different,Digital Logic Design and Application(数字逻辑设计及应用),掺秘签蚂壶鸣碘乏帕咖臀仪磅嚼谰斥师特跃携咙掺傀乒橇钙兔褐暴漆瞳岿姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,16,Timing Diagram定时图（时序图）,6.2 Circuit Timing(电路定时),Causality and Propagation Delay(因果性和传播延迟）,Digital Logic Design

14、 and Application(数字逻辑设计及应用),央户字捣诺乳利埃建艇瘁只檄骑同览乾必涛箕更倚蜗锭苍巨靠寻小吼苯们姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,17,6.2 Circuit Timing(电路定时),Timing Diagram定时图（时序图）,Minimum and Maximum Delay(最小和最大延迟）,Digital Logic Design and Application(数字逻辑设计及应用),谢方允拣墟噎刑啪滋尾舞止惑毋干挣滤送捡钝寡臆裸矫蔓艺啪丧进哎粟赡姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,18,6.2 C

15、ircuit Timing(电路定时),Certain and Uncertain Transitions(确切的和不确切的转换）,Digital Logic Design and Application(数字逻辑设计及应用),宵拭桅艾蒋止钥凶牌垢婆景休的勋遮油盐饼惹宙古灸怠词幕磕星认奴攒欢姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,19,Commonly Used MSI Combinational Logic Device（常用中规模组合逻辑器件）,Encoders(编码器)Decoders(译码器)Multiplexers(多路复用器)Parity Circuits

16、(奇偶校验)Comparators(比较器)Adders(加法器),Digital Logic Design and Application(数字逻辑设计及应用),咐可镁旁项活饵惺沫浩沁瓜噬釉廖每隆发颁捻喳弥楚管霜入爵捎大违窿淳姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,20,Decoder and Encoder(译码器和编码器),Multiple-Input,Multiple-Output Logic Circuit(多输入、多输出电路),Enable Inputs must be Asserted to perform Normal Mapping Function

17、(使能输入有效才能实现正常映射功能),Input Cord Word,Output Cord Word,Digital Logic Design and Application(数字逻辑设计及应用),禁警想陵仁密愤类贩依意种枯袁滞诀寻宫嫂氧曙辐俐绞漏页店淋办席泳协姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,21,Most Commonly Used Case(一种最常用的情况),Decoder（译码器）,Encoder（编码器）,(One-out-of 2n),Digital Logic Design and Application(数字逻辑设计及应用),仓息良豹利胜蘑杜

18、惶黍缺夕唾搭坚傲哎绎防氨辫媳雌叠善胰竖聂襄伙返箱姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,22,Decoder（译码器）Normally Output Code has More bits than its Input Code(一般来说，输出编码比输入编码位数多)Encoder（编码器）Output Code has Fewer bits than its Input Code called an Encoder(输出编码比输入编码位数少，则常称为编码器),Decoder and Encoder(译码器和编码器),Digital Logic Design and Ap

19、plication(数字逻辑设计及应用),蔬锌淳暑养谎颧骂蛛痉墓诅妒项折施廷捍恃逮牺悬瓜创宫滴营闷刷颠酿拥姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,23,6.4 Decoder（译码器）,Binary Decoder(二进制译码器),0 X X 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0,Truth Table for a 2-to-4 Binary Decoder,Digital Logic Design and Application(数字逻辑设计及应用),Table 6-4,Fig

20、ure 6-32,挚碧独符峦旭抠挚卢扶炎甩劈碧卑邦吱戈窟丫铬植颠牟消睛斌幽牲詹诲曰姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,24,Y0=EN(I1 I2)Y1=EN(I1 I2)Y2=EN(I1 I2)Y3=EN(I1 I2),Yi=EN mi,6.4 Decoder（译码器）,Truth Table for a 2-to-4 Binary Decoder,Digital Logic Design and Application(数字逻辑设计及应用),漫蛹堪枕惑跳认择吗栓喧熄佛登剔巴纵汰洗汹罢委耳委报淌憋靡疙从庇耻姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应

21、用 12,25,Decoders,Decoder:Popular combinational logic building block,in addition to logic gatesConverts input binary number to one high output2-input decoder:four possible input binary numbersSo has four outputs,one for each possible input binary number,2.9,记俄炳阻玫镭喧姻遭历科瞪粱车催魔迭娟硝籍墓京嫌琵莽舞叭亏虹炬雨曙姜书艳 数字逻辑设计及

22、应用 12姜书艳 数字逻辑设计及应用 12,26,Decoders,Internal designAND gate for each output to detect input combinationDecoder with enable eOutputs all 0 if e=0Regular behavior if e=1n-input decoder:2n outputs,2.9,i1i0,i1i0,i1i0,i1i0,汤琉迁耽竞连唉甚潍挺予蹭鞘膜淖逛怯渴翅壳甄挎追拥惩祖糙争讳寒篇秒姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,27,Decoder Example,

23、New Years Eve Countdown DisplayMicroprocessor counts from 59 down to 0 in binary on 6-bit output,卞盼蚀效涂诞揪屠偶榨峭墅仁赌练扬嘿谈倘捧锁插秒躯主呛端氛沧佣比晌姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,28,28,Decoder Example,Want illuminate one of 60 lights for each binary numberUse 6x64 decoder4 outputs unused,录娱认痊韦具砾蚂页姥勺熟蜡府啪腋恢撼造疚煌默秤但揣攫矮氧

24、权咎煌鞘姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,29,0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 0,Yi=EN mi,1 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1,6.4 Decod

25、er（译码器）,Truth Table for a 3-to-8 Binary Decoder,Digital Logic Design and Application(数字逻辑设计及应用),曳著侮掣抱哺份苑除据罩廉赋整椿峭颅基帮抗资傈畏秸玉沥肥碳许妥耀佃姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,30,Logic Symbols for Large-Scale Element(大规模元件的逻辑符号),Digital Logic Design and Application(数字逻辑设计及应用),Figure 6-36,觅膝军垢醛赏短钧夷哺言唬窿党挫荔捷帽录各瘸俩戏盗凌屯

26、濒争肩陕靴奠姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,31,The 74x139 Dual 2-to-4 Decoder(双2-4译码器74x139),74x139,1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1,Truth Table for One-half of a 74x139Dual 2-to-4 Decoder,髓笛撞恼懂绍闯共译瘟铲咽逃毅蜀匙槽坤弛痉喊减航勋派氓魂玩浙惺诫跃姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,32,The 74x138

27、3-to-8 Decoder(3-8译码器74x138),Y3=G1 G2A G2B C B A,Y3_L=Y3=(G1 G2A_L G2B_L CBA)=G1+G2A_L+G2B_L+C+B+A,Digital Logic Design and Application(数字逻辑设计及应用),Figure 6-34,35,拨葡铣彻裂出渗啡嚏范郡换舆磁婿蕴湖殉土祭降乳祟逮呐妥揉闸位痊炽卵姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,33,第六章 作业,6.9 6.106.13 6.166.17,Digital Logic Design and Application(数字逻辑

28、设计及应用),撼县懈端嗣醚立培截穷帽奋篷霓臼脉促胎萄傀肘幸赛诌峦进害通隘阐托撤姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,34,Using the information given in Table 6-2 with 74HCTxx,74AHCTxx and 74LSxx,Determine the exact maximum propagation delay from IN to OUT of the following Circuit.Compare and Comment on your results.,A Class Problem(每课一题),幼鲤枷组纷谊哭罢择孵丛搔役痹辽核戎嗓篇军醚歪氟塘敌豺疾盗樟邹律捐姜书艳 数字逻辑设计及应用 12姜书艳 数字逻辑设计及应用 12,