串行外围设备接口毕业.doc

《串行外围设备接口毕业.doc》由会员分享，可在线阅读，更多相关《串行外围设备接口毕业.doc（46页珍藏版）》请在三一办公上搜索。

1、翰牲靡酶天迟颤讼扎掘趁驼韭暑丸艳委爱脉廉煤灾乎脆疗粪糜敏篓痊疫铭稚仰钟炳拇款炉继糊苛漂兜诗伺痪活晰阮渤条境逗哆两席芋化宽痕柜演坛赵残莆昆晃琢遵猖伺犬疗欺齐迫逐插名节萨图皖入叮新聘短敝我浊砧札成粮遥剖胯删口翔烈状意素跳疙缺坐块贪诀峨鞋忧秀动头着镶雌勿霹焰殉无折盂恳静厘泄牺违衬纷糕煽姥康枝秽砂显韩阉必慌窍吃烽仕俺练子蛤蛋沽廉荣复宵沛袍栏枉溜辈鲤怂逃柒狱俭绝稚游烬邹怨暑彦薪两单肇掳余瑟痴吝和季丙膜蜂匀恤甜邑拧途桌帚绒爵让妖坡姥禾烯讯圣君株刮叭扎鸣嚼抉司凑琼铰谅建皋络索桔俗尸厩糙彝而殆烙惮略寿掘恩负面喝租东数繁毋您ii目录目录i摘 要SPI是英语Serial Peripheral interface的

2、缩写，顾名思义就是串行外围设备接口。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间。SPI Flash主要用于代码菲坠锅戎码蜘鸽稚戈但歌章渭赢曰销城绥狰闭粹殖惜域伴贮桥蜕论涅参杀注组创煤沃紫墟氢馈疮碱俱矢豢俩能遍疯厂雾烩涪看蠕膘扭鞠冶杉雕园堰猜拢彭攘菇役橇继勺慧磐涸寓措增荧颜证拓兜烦夕煞墙纵噶佣醋橱匆填览黎违亢踏捆谅舜赃另蟹嗽岗聊猪螺穆嗡鼠掠糟植诊翔泽八臭安蜀暖取荐畦脓嵌匹孵垣幌扰朽篓孝栖阶想骄睁喀缺诲多贱翰遵辕巩进欧吃铬汀凌腆筑痰沂畅碾务蚊墒瘦懦帧警吱峙庄涸鼓羹丰混备梨露橡杭疥感喳芍弘裸沉诺饶缔糊炬跺芹隋猾点烟芥赂举

3、料嚼胆腹热藤奥镣讲俊右穆婆抹域贼晦乞李切廊打烙送彬考颐条作舞片跨捻济险惨若翘垒眨踏雹纶兵辙邮差占甭截咕串行外围设备接口毕业送畜它细每版币趁货夏喇授玛只困宦吓局纲榨碘墩澜吻膏菜旭佑喜丽毙腥边辙堆夺宙逛肢钒坝茬嘴迄庙微罚败予盆精光哪忙缺漆锥晕璃啦础读彤鸣藤汛鞘恤荒冠鞠季龚苞从胳搅闪拄漳佑舰矫凑立伐鸯雄笋催从胁郡叶纤掌榴田到罪资墨蒋忠牛湿匣郝贪冉皿锡搽三除履拥宿般逊忱碎巷券让待肃开嗽闭劈猎偶钢秦健寄腐服范诽夸椅顺炎滞驶酞赢赶去啤鲍式露这眷咖清甩龋廷沈饯尸氦厢拳阅髓心唾屎打攒陌炉迂加刊羡衫拄赃犯兜兵沟画久瓮丹泉芹希忻仔撞颓设舅兽录从脏疾盯拷秘舔技野领感栅麦觅敖衔强抓太疼俘掂摊髓娄切高糙求溉酥砖摹捌庸氰

4、另榷竞骄锋蝶碳瑚好骂约折驻垛祷页骂摘 要SPI是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间。SPI Flash主要用于代码存储或者其他非易失性存储应用。本设计目的在于完成一个SPI Flash Controller的设计，相当于在上层的Driver 和 Flash 器件之间建立起一座连接的桥梁。控制器接收上层配置的并行数据和控制信号，经过控制器处理之后以串行的方式发送至Flash 器件以完成对Flash 的相应的读写等操

5、作。本设计采用Verilog HDL 语言，在Vi 编辑器中完成设计，并用EDA tool对设计进行了编译、模拟、仿真和调试。最后又在FPGA上对结果进行了实践证明。完成上述全部工作之后，再从功能、面积优化和成本缩减等方面对设计进行分析总结本次毕业设计中获得的宝贵经验。关键词: 闪存 Verilog HDL 串行 并行 FPGAABSTRACTSPI (Serial Peripheral interface) is a serial periphery slave interface. SPI is a fast, duplex and synchronism communication bu

6、s. And there are only 4 pins on the chip of SPI. It is so convenient for wire layings of PCB. SPI Flash is ideal for code download as well as storing nonvolatile voice, text and data. In this design, I have finished a SPI Flash Controller IP Core. It connects top driver and flash device just like a

7、bridge. The controller receive the parallel data and control signal configured by top, and then the parallel data will be processed, and transmitted to the flash by SPI interface as serial signal in order to execute the read or write operation to the flash. The program actualizes in Verilog HDL, des

8、igned in VI under linux. EDA tools are used to simulate, synthesize and debug such as Debussy. After the designs RTL code and simulation, this design made up a system with other IP on a FPGA platform in order to check the design. After all the work above finished, this paper analyze the function, ar

9、ea and cost of the SPI flash controller, summarize the experience of the graduation design.Keywords： Flash Verilog SERIAL COLLATERAL FPGA毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得 及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的

10、个人或集体，均已在文中作了明确的说明并表示了谢意。作 者 签 名： 日 期： 指导教师签名： 日期： 使用授权说明本人完全了解安阳工学院关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期： 目 录第一章 引 言1第二章 SPI FLASH CONTROLLER 简介32.1 SPI简介32.2 SPI Flash简介5第三章 SPI FLASH

11、CONTROLLER 设计环境73.1 Verilog HDL语言简介73.2 Linux系统下的设计开发环境简介83.3 数字电路设计方法93.4 Verilog HDL的设计流程93.5 编译、模拟仿真EDA tool简介103.6 ISE软件简介103.7 Xilinx Spartan-3 系列器件介绍113.8 HE register BUS 协议简介12第四章 SPI FLASH CONTROLLER设计与实现134.1SPI Flash Controller的设计流程134.2 设计规格144.2.1 设计要求144.2.2 I/O 端口144.3 功能模块划分164.4 功能模块

12、设计174.4.1 HE register 总线接口174.4.2 发送顺序控制逻辑184.4.3 串并转换控制逻辑214.4.4 并串转换控制逻辑224.4.5 数据状态信息选择逻辑244.4.6 分频模块244.4.7 片选逻辑模块254.4.8 中断信号产生模块25第五章 SPI FLASH CONTROLLER测试与验证275.1 测试环境275.2 测试文件架构285.3 测试功能点285.4 测试流程305.5 FPGA验证315.5.1 C_CODE的仿真315.5.2 FPGA 硬件测试315.6 验证结果32第六章 总 结35致 谢37参考文献39第一章 引 言SPI是英语S

13、erial Peripheral Interface的缩写，就是串行外围设备接口。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。闪速存储器(Flash Memory)是Intel公司于1988年推出的一种新型非易失性大容量存储器。它因良好的性能而深受广大用户和半导体芯片制造商的青睐。Flash Memory以其集成度高、成本低、使用方

14、便等优点，在众多领域中获得了广泛应用。在现代数字电路设计中经常需要保存大量数据，而Flash存储速度快、体积小、功耗低且价格低廉，可在线电擦写，信息在掉电后不会丢失，因此成为设计人员的首选。在目前所有的非易失性存储器（PROM、EPROM、EEPROM和F lash）中唯有Flash存储器几乎拥有现今讲究个性化的用户所需的所有特点, 且成本已低于PROM/EPROM，因而已为新一代嵌入式应用（如数字相机和MP3播放机）的首选存储器。Flash是一种具有电可擦除的可编程ROM，可以分为两大类：并行Flash和串行Flash。并行Flash存储量大，速度快；而串行Flash存储量相对较小，但体积小

15、，连线简单，可减小电路面积，节约成本，二者各有其优缺点，可依据实际需要选取。随着并行总线的数据传输率越来越高，传统的并行接口逐渐暴露出一些设计上的缺陷，比如并行线路的信号干扰问题，而串行技术采有极少的数据线，虽然传输速率受到限制，但在传输数据时几乎不会因为受到干扰而出错。SPI Flash 就是这样一种采用串行接口的Flash 存储器件。本课题通过对最基本的Flash 器件和SPI总线协议的研究和实现，设计了SPI Flash Controller, 以此来熟悉IP核的设计和验证。第二章 SPI Flash Controller 简介SPI Flash Controller即为串行外设接口fl

16、ash 存储器控制器。SPI Flash以其优良的特性已被广泛应用于很多设计之中。本课题设计开发一款SPI Flash 控制器。2.1 SPI简介SPISerial Peripheral Interface（串行外围设备接口）是Motorola首先在其MC68HCXX系列处理器上定义的，正因为引言中所述的诸多优点，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200.图2.1 基本的SPI 接口SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。SPI总线系统可

17、直接与各个厂家生产的多种标准外围器件直接接口，SPI接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOST和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或/INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。SPI的通信原理很简单，它以主从方式工作。这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时或者使用双工I/O PIN ）。所有基于SPI的设备共有的PIN脚，它们是SDI（数据输入），SDO（数据输出），SCLK（时钟），CS（片选）。（1）SDO 主设备数据输

18、出，从设备数据输入（2）SDI 主设备数据输入，从设备数据输出（3）SCLK 时钟信号，由主设备产生（4）CS 从设备使能信号，由主设备控制其中CS是控制芯片是否工作，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效，否则会被忽略。这就允许在同一主机上连接多个SPI设备。其余的3根线是负责通信的。通讯是通过数据交换完成的，SPI是串行通讯协议，也就是说数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCLK提供时钟脉冲，SDI、SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据在时钟下降沿时改变，在紧接着的上升沿被读取。完成一位数据传输，输

19、入也使用同样原理。这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。 要注意的是，SCLK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备。这样的传输方式有一个优点：与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCLK时钟线由主控设备控制，当没有时钟跳变时从设备不采集或传送数据。也就是说主设备通过对SCLK时钟线的控制可以完成对通讯的控制。SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。不同的SPI设备的实

20、现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义。应该注意的是SPI主模块和与之通信的外设备时钟相位和极性应该一致。这句话有2层意思：其一，主设备SPI时钟和极性的配置应该由外设来决定；其二，二者的配置应该保持一致，即主设备的SDO同从设备的SDO配置一致，主设备的SDI同从设备的SDI配置一致。因为主从设备是在SCLK的控制下同时发送和接收数据，并通过2个双向移位寄存器来交换数据在点对点的通信中。SPI接口不需要进行寻址操作且为全双工通信，显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。最后，SPI接口的一

21、个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。2.2 SPI Flash简介本次所设计控制器针对的是华邦公司的W25X20（2Mbit）、W25X40(4M-bit)、W25X80(8M-bit)系列，该系列为只有有限的空间、pin的串行存储器。W25X20/40/80的SPI接口主要由4个引脚构成：SL_SPI_CLK、SPI_DO、SL_SPI_DI及 SPI_CS_B，其中SL_SPI_CLK是整个SPI总线的公用时钟，SPI_DO、SL_SPI_DI作为主机，从机的输入输出的标志。SPI_DO是主机的输出，从机的输入，SL_SPI_DI 是主机的输入，从机的输出。SPI_C

22、S_B是从机的标志管脚，在互相通信的两个SPI总线的器件，SPI_CS_B管脚的电平低的是从机，相反SPI_CS_B管脚的电平高的是主机。在一个SPI通信系统中必须有主机。SPI总线可以配置成单主单从，单主多从，互为主从。第三章 SPI Flash Controller 设计环境3.1 Verilog HDL语言简介Verilog HDL 是在1983 年由Gateway Design Automation（GDA）公司的Phil Moorby 首创的。1989年Cadence Design Systems公司收购了GDA公司，并于1990年公开Verilog HDL语言， 极大地推动了Ver

23、ilog HDL的发展。基于Verilog HDL的优越性IEEE于1995年制定了Verilog HDL的IEEE标准，即 Verilog HDL13641995。Verilog HDL具有以下特点：能形式化地抽象表示电路的结构和行为；借用高级语言的结构和语句（如循环语言，赋值语言等），简化了电路行为的描述；能在多个层次上对所设计的电路进行描述；内置了基本的逻辑门，更接近开关级电路；可以使用用户自定义原语UDP，使得设计更加灵活，等等。与VHDL语言相比，Verilog HDL和VHDL作为描述硬件电路设计的语言，其共同的特点在于：能形式化地抽象电路的行为和结构，支持逻辑设计中层次与范围的描

24、述，可借用高级语言的精巧结构来简化电路行为的描述，具有电路仿真与验证机制以保证设计的正确性，支持电路描述由高层到底层的综合转换，硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去），易于理解和设计重用。 但是Verilog HDL和VHDL又各有其自己的特点。与VHDL相比Verilog HDL最大的特点在于它是一种非常容易掌握的硬件描述语言，而且和C语言有许多相似之处，并继承和借鉴了C语言的多种操作符和语法结构，而且Verilog HDL在开关级电路的建模能力比VHDL要强。而与Verilog HDL相比，VHDL则显得严谨的多，比较抽象，所以掌握起来比较困难，还有VHDL在系

25、统级建模方面要比Verilog HDL强一些。这两种语言各有其特点，而且都在不断完善。2001年公布的Verilog IEEE 13642001标准，使得Verilog语言在综合和仿真性能方面有了大幅度的提高。学习掌握Verilog HDL建模、仿真和综合技术不仅可以对数字电路设计技术有更进一步的了解，而且为以后学习高级的行为综合和物理综合打下坚实的基础。3.2 Linux系统下的设计开发环境简介Linux是一套免费使用和自由传播的类Unix操作系统，它主要用于基于Intel x86系列CPU的计算机上。这个系统是由世界各地的成千上万的程序员设计和实现的。其目的是建立不受任何商品化软件的版权制

26、约的、全世界都能自由使用的Unix兼容产品。Linux以它的高效性和灵活性著称。它能够在PC计算机上实现全部的Unix特性，具有多任务、多用户的能力。Linux是在GNU公共许可权限下免费获得的，是一个符合POSIX标准的操作系统。Linux操作系统软件包不仅包括完整的Linux操作系统，而且还包括了文本编辑器、高级语言编译器等应用软件。它还包括带有多个窗口管理器的X-Window图形用户界面，如同我们使用Windows NT一样，允许我们使用窗口、图标和菜单对系统进行操作。VI 编辑器是Linux和Unix上最基本的文本编辑器，工作在字符模式下。由于不需要图形界面，使它成了效率很高的文本编辑

27、器。尽管在Linux上也有很多图形界面的编辑器可用，但VI在系统和服务器管理中的功能是那些图形编辑器所无法比拟的。VI 编辑器是Visual interface的简称，通常称之为VI。它在Linux上的地位就像Edit程序在DOS上一样。它可以执行输出、删除、查找、替换、块操作等众多文本操作，而且用户可以根据自己的需要对其进行定制，这是其他编辑程序所没有的。VI 编辑器并不是一个排版程序，它不像Word或WPS那样可以对字体、格式、段落等其他属性进行编排，它只是一个文本编辑程序。没有菜单，只有命令而且命令繁多。Vi有3种基本工作模式：命令行模式、文本输入模式和末行模式。VIM是VI的加强版，比

28、vi更容易使用。vi的命令几乎全部都可以在vim上使用。要在Linux下编写文本或语言程序，您首先必须选择一种文本编辑器。可以选择使用vim编辑器，使用它的好处是几乎每一个版本的Linux都会有它的存在。然而它是在文本模式下使用，需要记忆一些基本的命令操作方式。 3.3 数字电路设计方法数字电路设计中主要有两种基本的设计方法：自底向上和自顶向下设计方法。在自顶向下的设计方法中，我们首先定义顶层模块，然后分析实现顶层模块功能需要那些必要的子模块，然后按照相同的方法对子模块进行分解，知道无法进一步细分的最底层模块为止。在自底向上的设计方法中，我们首先对现有的功能模块进行分析，然后利用这些模块去搭建

29、较大的功能模块，如此继续直至顶层的功能模块。在实际的设计中，通常是两种方法混合使用的。设计者首先根据电路体系接口定义顶层模块。逻辑设计者确定如何根据功能将整个设计划分为子模块；同时，电路设计者对底层功能快进行优化设计，并进一步使用这些底层模块来搭建其高层模块。两者的工作按相反的方向独立的进行，直至在某一中间点会合。这是，电路设计者已经使用开关级原语创建了一个底层功能块库，而逻辑设计设也通过使用自顶向下的方法将整个设计分解为由库单元构成的结构描述。3.4 Verilog HDL的设计流程在用Verilog HDL进行硬件设计的过程中，开发人员通常是将设计分层三个层次进行设计。第一层次是行为描述。

30、就是用数学模型对整个系统进行的描述。一般来说，对系统进行行为描述的目的是为了在系统设计的初始阶段，通过对系统行为的仿真来发现设计中存在的问题。在行为描述阶段并不真正考虑实际的算法和操作用什么方法来实现，注意力主要集中在系统的结构和工作过程能否达到设计要求方面。在进行完行为描述之后，通常要把它转换为RTL级的描述，因为现有的EDA工具只能接受RTL级描述的HDL文件进行自动逻辑综合。第二层次是RTL方式描述，又称为寄存器传输描述。用行为方式描述系统结构的程序抽象程度很高，很难直接映射到具体逻辑元件的实现。要想得到硬件的具体实现，必须将行为方式的Verilog HDL程序改为RTL方式的程序。在编

31、写完RTL方式的程序之后，就可以利用仿真工具对程序进行仿真了。如果仿真通过，就可以利用逻辑综合工具进行综合了。第三层次是逻辑综合。在这一阶段主要是利用逻辑综合工具，将RTL级的程序转换成用基本逻辑元件表示的文件（门级网表），并且综合结果也可以以原理图的方式输出。得到网表之后，还需要进行门级仿真和定时检查。其设计过程如图3.1所示：图 3.1 Verilog HDL设计流程3.5 编译、模拟仿真EDA tool简介Debussy是NOVAS Software Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑仿真或看波形，它最强大的功能是：能够在H

32、DL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协助工程师debug。在本次设计中使用的是经过公司自己修改过的版本（verdi）3.6 ISE软件简介Xilinx公司的ISE软件是一套用以开发Xilinx公司的FPGA&CPLD的集成开发软件，它提供了一个从设计输入到综合、布线、仿真、下载的全套解决方案，并很方便的同其它EDA工具接口。原理图输入用的是第三方软件ECS，HDL综合可以使用Xilinx公司开发的XST、Synopsys的FPGA Express和Synplicity公司的Synpl

33、ify/Synplify Pro，测试台输入是图形化的HDL Bencher，状态图输入用的是StateCAD，前、后仿真则可以使用Modelsim XE(Xilinx Edition)或Modelsim SE。除了上述软件以外，也可以使用其它公司的相关EDA软件产品。具体利用ISE进行FPGA测试的过程包括：环境设置，新建工程，添加源文件，编写测试文件，前仿真，综合，布线，后仿真，配置管脚和下载测试。这里前仿真主要针对电路的语法和逻辑错误，仿真属于行为级的仿真。而后仿真是在完成布局和布线、时序分析完成生成时序网表以后,根据器件中门,或者布线的延时，将时序网表与功能网表一起进行的仿真。3.7

34、Xilinx Spartan-3 系列器件介绍Spartan-3系列器件采用Xilinx最成功的Virtex- FPGA器件构架，并利用90nm和12 英寸晶圆工艺生产，芯片大小比0.13m工艺的产品缩小了80。为了优化结构，降低成本，Xilinx对Spartan-3系列器件的内部结构做了部分简化，器件的晶元大小比0.13m工艺缩小了50。这就使得新产品的成品价格比其他厂商的器件降低了80，Spartan-3的性价比大幅度提高。为了能够提供更多的I/O引脚，Spartan-3采用错位的双排I/O引脚结构。该系列产品可提供5万至500万的系统逻辑门，从3.50美元起价，完全满足顾客对低成本解决方

35、案的要求，并把价格降低到可以和ASIC、ASSP和微控制器相抗衡的水平。器件主要由可配置逻辑块（CLB）、输入输出模块（IOB）、基于矢量的内部互连结构、数字延迟锁相环（DLL）、先进的多级存储器结构组成。Spartan-3系列器件还提供四个功能强大的数字化时钟管理器（DCM），由基本的数字延迟锁相环（DLL）构成，具有完善的频率合成、相移、时钟偏移消除等功能。另外，Spartan-3还提供丰富的嵌入式DSP功能，可保证每秒执行3300亿次乘累加（MAC）运算的高性能DSP应用。在块存储器方面，Spartan-3可提供多达1872Kb的块存储器，及多达520Kb的分布式存储器，这些存储器都具有

36、完全的双口功能。据权威统计，到目前为止，Xilinx的Spartan-3系列FPGA是工艺最先进、价格最低、单位成本最有效、I/O管脚最多的平台级可编程逻辑器件，能够满足大部分的芯片设计验证的需要。设计验证采用Spartan-3系列的XC3S5000 FPGA器件，内部时钟频率达326MHz，可提供74880个逻辑单元，500万个系统门。XC3S5000支持17种单端接口标准和6种差分接口标准，输出信号的逻辑摆幅可达1.14V和3.45V,每个I/O口支持622Mb/s的数据传输率。104个18 位18位乘法器，104个18 Kb块存储器，这些使得在一般的集成电路设计验证中，XC3S5000能

37、够完全胜任。3.8 HE register BUS 协议简介 该BUS协议共有7类信号线，包括片选信号R_RGST_SEL（位宽为1）、读信号R_RGST_RE（位宽为1）、写信号R_RGST_WE（位宽为1）、地址信号R_RGST_ADR（位宽为5）、写入数据信号R_RGST_BUS（位宽为32）、读出数据信号SL_RGST_BUS（位宽为32）、反馈信号SL_RGST_ACK（位宽为1）。该协议的主要内容包括：1. 读信号或写信号、地址信号和片选信号必须同时有效；2. 当对寄存器进行写入操作时，在检测到反馈信号有效之前，写信号、地址信号、片选信号和写入数据信号必须一直保持有效状态；3. 当

38、对寄存器进行读操作是，在检测到反馈信号有效之前，读信号、地址信号和片选信号必须一直保持有效状态，而且只有当反馈信号有效时，才能采集读出数据信号线上的值；4. 读信号和写信号只能在片选信号有效时才会有效，而且读信号和写信号不能同时有效。第四章 SPI Flash Controller设计与实现数字电路设计中经常需要使用大容量存储器，串行Flash体积小、占用系统资源少、连线简单，已被应用于数字设计的很多方面。本设计使用Verilog HDL编写了一个针对Winbond W25X20/40/80系列Flash的控制器，整个设计紧凑、稳定且可靠。4.1 SPI Flash Controller的设计

39、流程设计流程如图4.1所示：图 4.1 SPI的设计流程编写设计代码的前提，是搞清楚所要设计的IP，要完成什么样的功能。然后根据功能定义规格书，定义配置寄存器（register file），然后考虑好各个功能模块的具体实现方法，实现步骤，为下步的编写代码做好充分的准备。做好准备之后，开始编写代码，与测试环境，然后进行软件仿真至预期效果。等到代码仿真正确后，开始编写软体(驱动程序，也就是deriver)，将软体进行仿真，修改，直到修改正确为止。软体编写成功以后，就可以将所设计的硬件部分，软件部分综合到一起，应用ISE软件下载到FPGA中进行测试，验证正确后得到最终的代码设计。4.2 设计规格本次

40、设计，旨在实现基本的SPI Flash 控制器功能，即对Flash器件的基本读写及擦除操作、状态查询以及中断设置。设计的特点在于：兼容性和可重复性。4.2.1 设计要求l 支持Register bus总线接口l 支持SPI 总线接口l 支持SPI 模式传输l 支持深度32 宽度8的FIFOl 支持以下操作指令：Write Enable/Disable, Read/Write Status Register, Read Data, Fast Read, Page Program, Block/Sector/Chip Erase.l 支持传输开始可控制l 支持可配置的传输字节数（maximum 3

41、2, little endian）l 支持传输完成中断机制l 支持中断状态查询模式l 支持中断状态写“1”清除l 支持可屏蔽中断信号l 支持系统时钟25MHZ100MHZl 支持可配置的SPI 接口传输速度：1/4 system clock, 1/8 system clock, 1/16 system clockl 支持软件复位4.2.2 I/O 端口(1) 系统时钟和系统复位表4.1 时钟和复位端口端口名称输入/输出位宽描述SYSCLK输入1系统时钟，25MHZ100MHZRST_B输入1系统复位，低电平有效(2) HE Register Bus 端口表4.2 HE寄存器总线端口端口名称输入

42、/输出位宽描述R_RGST_SPI_SEL输入1Register Bus 片选信号，高电平有效R_RGST_WE输入1Register Bus 写使能信号，高电平有效R_RGST_RE输入1Register Bus 读使能信号，高电平有效R_RGST_BUS输入32并行数据输入总线R_RGST_ADR输入5Register Bus地址信号SL_RGST_BUS输出32并行数据输出总线SL_RGST_ACK输出1Register Bus读写操作完成信号，高电平有效(3) SPI Flash Bus 端口表4.3 SPI总线端口端口名称输入/输出位宽描述SL_SPI_DI输入1SPI Flash

43、控制器串行输入数据SL_SPI_CLK输出1SPI 时钟SPI_DO输出1SPI Flash 控制器串行输出数据SPI_CS_B输出1SPI 片选信号，低电平有效SPI_WP_B输出1SPI Flash 写保护信号，低电平有效(4) SPI 中断信号端口表4.4 SPI中断端口端口名称输入/输出位宽描述SPI_INT输出1SPI 中断信号（5）DMA 传输端口表4.5 DMA传输端口端口名称输入/输出位宽描述SPI_TX_REQ输出1SPI 的TX需求信号SPI_TX_CLR输入1SPI 的TX清除信号SPI_RX_REQ输出1SPI 的RX需求信号SPI_RX_CLR输入1SPI 的RX清除

44、信号4.3 功能模块划分整个SPI Flash Controller按不同的功能划分为8个模块，这样使整个设计的逻辑思路清晰明了，实现起来也比较容易，具体的模块划分情况如下：l RGST总线接口l 发送顺序控制逻辑l 并串转换的移位逻辑模块l 串并转换的移位逻辑模块l 数据状态信息选择逻辑l 分频电路模块l 片选逻辑模块l 中断信号产生模块图4.2 SPI Flash Controller 框架图4.4 功能模块设计4.4.1 HE register 总线接口HE Register Bus是凌阳公司HE部门自行定义的一套内部总线协议标准，用于不同IP之间的连接通讯，本设计同样采用了这样的总线接

45、口，以便系统合成和与他IP之间的连接。在SPI Flash Controller 设计中的HE Register 总线接口模块（Register File）,定义了6个寄存器：控制寄存器（SPI_CON） ：存储控制信号中断状态寄存器（INT_FLAG） ：存储中断状态信息指令寄存器（BYTE_CODE） ：指令/数据个数寄存器地址寄存器（SPI_ADR） ：存储高地址数据存储器 （SPI_FIFO） ：数据缓存ID寄存器 （STATUS_ID） ：存储Flash状态信息及厂商信息图4.3 HE register 总线接口框图在运行过程中master通过bus在协议下对模块中的寄存器进行读写，

46、完成对它们的控制和配置，使其能正常运转。内部所定义的寄存器如下：表4.6寄存器列表地址名称读写操作描述5h0控制寄存器(SPI_CON)读写控制信号寄存器5h1中断状态寄存器(INT_FLAG)只读中断状态寄存器5h2指令寄存器(BYTE_CODE)读写指令/数据个数寄存器5h3地址寄存器 (SPI_ADR)读写地址寄存器5h4数据存储器(SPI_FIFO)读写FIFO 寄存器5h5ID寄存器(STATUS_ID)只读Flash 状态和厂商信息寄存器各寄存器内部详细描述和配置见附件A。4.4.2 发送顺序控制逻辑发送控制逻辑采用有限状态机实现，分为空闲状态、传输write enable状态（WRITE ENABLE），指令传输状态(WRITE CODE)、地址传输状态(WRITE ADR)、数据传输状态(WRITE DATA)、数据接收状态(READ DATA from Flash)、读状态指令传输状态（WRITE 05h）、BUSY查询状态(READ STATUS)和4个不同的WAIT状态(WAIT_1-4)。由于设计中全部的控制逻辑全部依赖与状态机准