单片机并行口的操作.ppt

《单片机并行口的操作.ppt》由会员分享，可在线阅读，更多相关《单片机并行口的操作.ppt（26页珍藏版）》请在三一办公上搜索。

1、MCS-51系列单片机的输入输出端口设计十分巧妙，熟悉了这种端口的电路设计，我们不但可以熟练的使用它，而且还可以作为其它电路的输入输出部分的设计参考。MCS51各个端口的设计有相同之处，但又因为各个端口功能不同又有所差别，各端口的设计各具特点。80C51共有四个 8位的并行双向口，计有 32根输入输出（I/O）口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。因此，CPU数据从并行I/O接口输出时可以得到锁存，输入时可以得到缓冲。由于它们在结构上的一些差异，故各口的性质和功能也就有了差异。,并行输入/输出端口,输入/输出端口结构,P0.0P0.1P0.2 P0.3 P0.4 P0.5

2、 P0.6 P0.7,P1.0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0,P3.0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7,4个8位并行I/O口：P0，P1，P2，P3；,均可作为双向I/O端口使用。输入时可以缓冲，输出时可以锁存。,(1)特点：,P0：访问片外扩展存储器时，复用为低8位地址线和数据线,P2：高8位地址线。,P1：双向I/O端口,P3：第二功能,片外扩展存储器时P0、P2口自动作为总线使用,（2）口的字节地址和位地址,（3）下面分别介绍4个I/O口的

3、结构,1）P0口的位结构,锁存器,三态缓冲器,场效应管,P0口既可用作I/O口，也可用作地址/数据总线，但二者不能兼用，用作I/O口时，必须在管脚上接上拉电阻。用作地址/数据总线时，地址和数据采取分时复用方式。用作输入时，必须对输出锁存器置“1”“读引脚”操作,图211P0口位结构原理图,P0口是漏极开路的准双向口、低8位地址数据总线口。P0口中一个多路开关：多路开关的输入有两个：输出锁存器的输出、地址数据输出。多路开关的输出用于控制输出FET的导通和截止。多路开关的切换由内部控制信号控制。,(2)当内部信号置0时，多路开关接通输出锁存器的/Q端这时明显地可以看出两点：由于内部控制信号为0，与

4、门关闭，上拉FET截止，形成P0口的输出电路为漏极开路输出。输出锁存器的Q端引至下拉FET栅极，因此P0口的输出状态由下拉电路决定。在P0口作输出口用时，若P0i输出1，输出锁存器的Q端为0，下拉FET截止，这时P0i为漏极开路输出；若P0i输出0，输出锁存器的Q端为1，下拉FET导通，P0i输出低电平。在P0口作输入口用时，为了使P0i能正确读入数据，必须先使D置1，Q端为0。这样，下拉FET也截止，P0i处于悬浮状态。A点的电平由外设的电平而定，通过输入缓冲器读入CPU。这时P0口相当于一个高阻抗的输入口。,(3)当内部信号置1时，多路开关接通地址数据输出端。当地址数据输出线置1时，控制上

5、拉电路的“与”门输出为1，上拉FET导通，同时地址数据输出通过反相器输出0，控制下拉FET截止，这样A点电位上拉，地址数据输出线为1。当地址数据输出线置0时，“与”门输出为0，上拉FET截止，同时地址数据输出通过反相器输出1，控制下拉FET导通，这样A点电位下拉，地址数据输出线为0。通过上述分析可以看出，此时的输出状态随地址数据线而变。因此，P0口可以作为地址/数据复用总线使用。这时上下两个FET处于反相，构成了推拉式的输出电路，其负载能力大大增加。此时的P0口相当一个双向口。,P0口的功能 作IO口使用 相当于一个真正的双向口：输出锁存、输入缓冲，但输入时需先将口置1；每根口线可以独立定义为

6、输入或输出。它具有双向口的一切特点。与其它口的区别是，输出时为漏极开路输出，与NMOS的电路接口时必须要用电阻上拉，才能有高电平输出；输入时为悬浮状态，为一个高阻抗的输入口。,作地址数据复用总线用 此时P0口为一个准双向口,T1、T2相当于上拉电阻。作数据输入口时，也不是悬浮状态。作地址数据复用总线用：作数据总线用时，输入输出8位数据D0D7；作地址总线用时，输出低8位地址A0A7。当P0口作地址数据复用总线用之后，就再也不能作IO口使用了。,B、P1口的位结构,P1口由于只能作为I/O口使用，因而输出控制电路结构同P0口不同。,P1口是一个8位口，可以字节访问也可按位访问，其字节访问地址为9

7、0H，位访问地址为90H97H。位结构和工作原理包含输出锁存器、输入缓冲器BUF1（读引脚）、BUF2（读锁存器）以及由 FET晶体管 Q0与上拉电阻组成的输出输入驱动器。,P1口,P1口的工作过程分析如下：P1.i位作输出口用时：CPU输出0时，D0，Q0，Ql，晶体管Q0导通，A点被下拉为低电平，即输出0；CPU输出1时，Dl，Q1，Q0，晶体管Q0截止，A点被上拉为高电平，即输出l。,P1i位作输入口用时：先向P1i位输出高电平，使FET截止（使A点提升为高电平），此操作称为设置P1i为输入线。引脚的状态通过缓冲器B2进入内部总线。、P1口的特点输出锁存器，输出时没有条件；输入缓冲，输入

8、时有条件，即需要先将该口设为输入状态，先输出1；工作过程中无高阻悬浮状态，也就是该口不是输入态就是输出态。具有这种特性的口不属于“真正”的双向口，而被称为“准”双向口。,C、P2口位结构,P2口既可用作I/O口，也可用作高8位地址总线。,P2口是一个多功能的8位口，可以字节访问也可位访问，其字节访问地址为A0H，位访问地址为A0HA7H。P2口位结构和工作原理 多路开关的输入口有两个：一个是输出锁存器的输出端Q；一个是地址寄存器（PC或DPTR）的高位输出端。多路开关的输出经反相器反相后去控制输出FET的 Q0。多路开关的切换由内部控制信号控制。输出锁存器的输出端是Q而不是Q，多路开关之后需接

9、反相器。,P2口,P2口的工作状态是I/O口状态。在内部控制信号的作用下，多路开关的输入投向输出锁存器的输出Q（C点）侧，这样多路开关将接通输出锁存器。若经由内部总线输出0，输出锁存器的Q端为0，信号经多路开关和反相器后输出1，Q0导通，A点为0，输出低电平；若经由内部总线输出1，输出锁存器的Q端为1，反相器后输出0，Q0截止，A点为1，输出高电平。P2口的工作状态是输出高8位地址。在内部控制信号的作用下，多路开关的输入投向地址输出（B点）侧，这样多路开关将接通地址寄存器输出。A点的电平将随地址输出的0、1而0、1地变化。,P2口的功能 从上述工作过程的分析中可以看出P2口是一个双功能的口：作

10、IO口使用时，P2口为一准双向口。作地址输出时，P2口可以输出程序存储器或片外数据存储器的高8位地址，与P0输出的低地址一起构成16位地址线，从而可分别寻址64KB的程序存储器或片外数据存储器。地址线是8位一起自动输出的。P2口使用中注意的问题 由于P2口的输出锁存功能，在取指周期内或外部数据存储器读、写选通期间，输出的高8位地址是锁存的，故无需外加地址锁存器。,在系统中如果外接有程序存储器，由于访问片外程序存储器的连续不断的取指操作，P2口需要不断送出高位地址，这时P2口的全部口线均不宜再作I/O口使用。在无外接程序存储器而有片外数据存储器的系统中，P2口使用可分为两种情况：若片外数据存储器

11、的容量256 B：可使用“MOVX A，Ri”及“MOVX Ri，A”类指令访问片外数据存储器，这时P2口不输出地址，P2口仍可作为I/O口使用；若片外数据存储器的容量256 B：这时使用“MOVX A，DPTR”及“MOVXDPTR，A”类指令访问片外数据存储器，P2口需输出高8位地址。在片外数据存储器读、写选通期间，P2口引脚上锁存高8位地址信息，但是在选通结束后，P2口内原来锁存的内容又重新出现在引脚上。,使用“MOVX A，Ri”及“MOVX Ri，A”类访问指令时，高位地址通过程序设定，只利用P1、P3甚至P2口中的某几根口线送高位地址，从而保留P2口的全部或部分口线作I/O口用。,

12、D、P3口位结构,P3口既可用I/O口，又分别具有第二功能，但二者不能混用，其第二功能如下表所示。,输出工作过程：当替代输出功能B点置1时，“与非”门打开，输出锁存器的输出可以顺利通到引脚P3i。其工作状况与P1口相类似。这时P3口的工作状态为I/O口，显然此时该口具有准双向口的性质。当输出锁存器的输出置1时，“与非”门打开，替代输出功能可以顺利通到引脚P3i。若替代输出为0时，因与非门的C点已置l，现B点为0，故与非门的输出为l，使Q0导通，从而使A点也为0。若替代输出为1时，与非门的输出为0，Q0截止，从而使A点也为高电平。这时P3口的工作状态处于替代输出功能状态。,P3口的功能 P3口是

13、一个多功能口。可作I/O口使用，为准双向口。既可以字节操作，也可以位操作；既可以8位口操作，也可以逐位定义口线为输入线或输出线；既可以读引脚，也可以读锁存器，实现“读一修改一输出”操作。可以作为替代功能的输入、输出。替代输入功能：P30 RXD，串行输入口。P32INT0，外部中断0的请求。P33INT1，外部中断1的请求。,P34T0，定时器计数器0外部计数脉冲输入。P35T1，定时器计数器1外部计数脉冲输入。替代输出功能：P3lTXD，串行输出口。P36外部数据存储器写选通，输出，低电平有效。P37外部数据存储器读选通，输出，低电平有效。,读引脚与读端口操作,1.读端口操作在CPU发出读端

14、口指令时，锁存器的值首先通过读锁存器输入缓冲器进入内部总线，待该值修改后，又重新写到锁存器中。这类指令称为“读改写”操作的指令.2.读引脚操作当需要读引脚时，必须先由指令或通过复位置端口锁存器为1，使端口输出FET截止，然后再发读引脚指令。,4个I0端口的主要异同点,1.主要相同点1）锁存器加引脚的典型结构 2）I/O 的复用结构I/O 端口的总线复用 I/O 端口的功能复用 2.主要不同点1）P1P3为准双向口结构 在对准双向口操作时，一定要先向锁存器写“1”，然后才能正确读入引脚状态。2）驱动能力不同3）功能不同,二、片外三总线结构,1、地址总线（AB）由P2，P0提供16位地址2、数据总线（DB）由P0口提供8位数据3、控制总线（CB）由P3口和RST、EA、ALE、PSEN组成,