七讲ASIC的可编程器件实现方法.ppt

《七讲ASIC的可编程器件实现方法.ppt》由会员分享，可在线阅读，更多相关《七讲ASIC的可编程器件实现方法.ppt（41页珍藏版）》请在三一办公上搜索。

1、浙大微电子,1/40,第七讲ASIC的可编程器件实现方法,浙大微电子韩 雁2013.4,浙大微电子,2/40,电路实现形式与成本的考量,对于数量较大的专用集成电路 采用版图设计的方法进行批量生产较为合理全定制与标准单元法 均属于版图设计的方法但当数量较小,或仅是为某些样机研制样片 用现场可编程器件的方法来实现,将是更合理的选择,浙大微电子,3/40,可编程器件与现场可编程器件,可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列可编程器件的编程方法工厂的掩膜编程方法 可编程ROM系列中的ROM和可编程逻辑器件中的PL

2、A用户的现场编程方法 除上面两类的其它器件用户现场编程方法有着十分明显的优越性,具有十分强大的生命力和发展潜力。,浙大微电子,4/40,可编程器件与现场可编程器件,可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列,浙大微电子,5/40,1、可编程只读存储器系列,ROM（Read Only Memory）PROM（Programmable ROM）EPROM（Erasable PROM）EEPROM/E2PROM（Electrical EPROM）,浙大微电子,6/40,ROM(工厂掩膜编程),问题：能读出0电平吗

3、？,浙大微电子,7/40,PROM（用户现场编程）,熔丝型PROM单元结构 结破坏型PROM单元结构,称为一次性可编程只读存储器,问题：会不会整个字节都被编程为“1”或“0”？如何避免？,浙大微电子,8/40,熔丝（Fuse）技术 是用熔丝作为开关元件，这些开关元件在未编程时处于连通状态，加电编程时，在不需要连接处将熔丝熔断，最终形成的熔丝模式决定了整个器件的逻辑功能（前页左）。2.反熔丝（Anti-Fuse）技术 也称熔通技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的开关元件两端加上编程电压将其融通（前页右）。,几种编程技术,浙大微电子,9/

4、40,EPROM（可擦除式现场编程）,采用可逆工作机理的“浮栅”雪崩注入MOS电路,写入1：衬底接地，D端加高压，雪崩击穿，隧道效应，浮栅积累正电荷，形成反型层沟道读出：字线加高电平擦除：紫外光的照射可使浮栅上的电荷获得能量,穿过绝缘层,跑回衬底 称为光可擦除式（可多次进行）,浮栅结构，写入前全0,问题：位线应如何配合“1”的写入,浙大微电子,10/40,EEPROM（电可擦除式现场编程）,叠栅结构，写入前全1,写入0：衬底接地，D端G端同时加高压，雪崩击穿，隧道效应，浮栅积累负电荷，阻碍反型层沟道的形成.读出：D端G端同时加高电平.擦除：D端加高压,G加0V,雪崩击穿发生,正电荷注入浮栅中和

5、负电荷,存储单元由“0”变为“1”。可多次进行,浙大微电子,11/40,Flesh Memory,浙大微电子,12/40,关于字线电压VG的产生电路,空载时本身消耗电流1uA(0消耗)工作时消耗电流5mA输出电压VG=5-6V建立时间20nS在所有的PVT下，输出电压变化20mV工艺角PVT包括SS,SF,FS,FF,TT负载 电容3pF本身工作电源电压Vcc=1.52.1V（1.8V士0.3V）军品温度范围:-55C125C电阻必须片内集成,浙大微电子,13/40,关于位线电压VD的产生电路,在所有的PVT下，电荷泵输出为6.75V和1.6mA工艺角PVT包括SS,SF,FS,FF,TT负载

6、 30pF负载电流从100uA到1.6mA范围内，输出电压降低小于 150mV电荷泵的功效要大于40%由电荷泵构成的电压源的功效要大于 70%本身工作电压Vcc=1.52.1V（1.8V士0.3V）军品温度范围:-55C125C输出电压纹波小于+-50mv!面积小于0.22mm2,浙大微电子,14/40,2、可编程逻辑器件 PLD,可编“与”逻辑、可编“或”逻辑的PLA Programmable Logic Array 可编“与”逻辑、固定“或”逻辑的PAL Programmable Array Logic I/O端口亦可编程的GAL Generic Array Logic,浙大微电子,15/

7、40,可编程器件与现场可编程器件,可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列PLAPALGAL规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列,浙大微电子,16/40,任何组合逻辑的功能最终都可以转化为“与”之“或”的逻辑表达形式 F=ABC+BCD+AD 对栅极进行选择性开引线孔实际上就是对电路进行编程,PLA（工厂掩膜编程）,与矩阵,或矩阵,浙大微电子,17/40,乘积项之和,浙大微电子,18/40,PAL（现场可编程）,PAL是一种现场可编程的PLA 参照PROM的现场可编程技术 让设计者可自己“烧”逻辑（一次性器件）且只对“与”阵列编程，“或”阵

8、列为固定的。,浙大微电子,19/40,GAL(现场可编程),电可擦除的PAL（参照EEPROM叠栅工艺）可多次使用。输出端也设计成可编程的宏单元结构，通过对若干个变量的控制,可将输出设置成组合逻辑输出时序逻辑输出三态输出双向输入/输出,浙大微电子,20/40,可编程器件与现场可编程器件,可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列,浙大微电子,21/40,3、CPLD,Complex Programmable Logic Device 复杂可编程逻辑器件是FPGA的雏形电路结构与FPGA类似，规模、资源比FP

9、GA少FPGA与CPLD的辨别主要是根据其结构特点和工作原理：以乘积项方式构成逻辑行为的器件称为CPLD 以查表法方式构成逻辑行为的器件称为FPGA,浙大微电子,22/40,FPGA与CPLD的区别,浙大微电子,23/40,可编程器件与现场可编程器件,可编程器件家族可编程只读存储器ROM系列可编程逻辑器件PLD系列规模和功能都上了一个档次的CPLD系列现场可编程门阵列FPGA系列,浙大微电子,24/40,基本单元由三类模块组成CLB(Configurable Logic Block)，实现各种逻辑操作,由组合逻辑部件、D触发器、多路选择器组成开关矩阵(Switching Matrix)，完成复

10、杂的内部连接,也叫PIR(Programmable Interconnect Resource)输入/输出模块(I/O Block)，实现输入、输出、双向、延迟、三态等各种输入/输出功能,4、FGPA(现场可编程逻辑阵列),浙大微电子,25/40,CLB模块,主要组成部件：逻辑函数发生器触发器数据选择器 函数发生器基于 查找表LUT单元,浙大微电子,26/40,SM模块,通过自动布线实现各种电路的连接,PIR由许多金属线段构成，这些线段带有可编程开关,浙大微电子,27/40,I/0 Block,输入触发器输入缓冲器输出触发/锁存器输出缓冲器每个IOB控制一个引脚它们可被配置为输入输出双向三态,

11、浙大微电子,28/40,其它辅助元器件和连线,PIPs-Programmble Interconnect Points 可编程的内连点BIBs-Bidirectional Interconnect Buffers 双向内连缓冲器VLL-Vertical Long Line 垂直长线,在垂直方向起快速通道作用HLL-Horizontal Long Line 水平长线,在水平方向起快速通道作用三态缓冲器(3-State Buffer)全局网络(Global Net)等等,浙大微电子,29/40,FPGA 内部样貌,浙大微电子,30/40,FPGA产品,商品化的FPGA产品很多,且各有特点：由一块E

12、PROM驱动,所有的ASIC设计数据都写入EPROM而不是直接写入FPGA芯片。将这块EPROM与FPGA芯片相连,工作时,在通电的瞬间,先由EPROM将其内部的设计数据灌入FPGA中的SRAM,形成具体的工作电路配置,完成ASIC的特定功能。断电后,SRAM上的这些数据自然丢失,又变成一块通用的FPGA芯片,可派作它用一次性的,将采用熔丝技术的PROM做在FPGA芯片内部,工作时可不必额外拖带一块EPROM电路,浙大微电子,31/40,目前世界上有十几家生产CPLD/FPGA的公司，最大的四家是：ALTERA，XILINX，Lattice，Actel，其中ALTERA和XILINX占有了60

13、%以上的市场份额,FPGA生产厂商,浙大微电子,32/40,Altera的主流产品分为两大类侧重低成本应用,容量中等,性能可以满足一般的逻辑设计要求,如Cyclone,Cyclone II,V侧重于高性能应用,容量大,性能能满足各类高端应用,如Stratix,Stratix II等,用户可以根据自己实际应用要求进行选择。开发软件为Quartus,ALTERA,浙大微电子,33/40,Altera Cyclone V:2011年推出,28nm工艺,1.1v内核供电,浙大微电子,34/40,Altera Stratix V:2011年推出,28nm工艺,0.85v内核供电,大容量高性能FPGA,浙

14、大微电子,35/40,ALM和LE,ALM由组合逻辑、两个寄存器和两个加法器构成组合部分含8个输入，包括一个查找表(LUT)，使用Altera的专利LUT技术，查找表可以在两个自适应LUT(ALUT)之间进行划分。一个完整的ALM可实现一个任意6输入功能，但是由于组合逻辑模块有8个输入，因此，一个ALM可以实现两个功能的各种组合。一个等效逻辑单元LE 基本上可以看成由一个小型的LUT，一个D触发器和一个2to1选择器,浙大微电子,36/40,Xilinx的主流产品分为两大类侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Spartan系列；侧重于高性能应用，容量大，性能能满足各类高

15、端应用，如Virtex系列 开发软件为ISE,Xilinx,浙大微电子,37/40,Xilinx Spartan-6:2009年初推出，45nm工艺，面向低成本、低功耗应用DSP块内含18x18乘法器、加法器、累加器各1个,浙大微电子,38/40,Xilinx Virtex-6:2009年初推出，45nm工艺，面向高性能应用,浙大微电子,39/40,具有比6系列更高的性价比，即将量产。ARTIX-7 系列：最低成本与功耗KINTEX-7 系列：最佳性价比VIRTEX-7 系列：最高带宽和系统性能,Xilinx-7系列:2011年推出，28nm工艺,浙大微电子,40/40,The End,浙大微电子,41/40,2012毕设题目,德国博世公司（上海）电流检测电路芯片设计（IC）台湾旺宏公司（苏州）IC输出缓冲器（IC）北京交大微联公司（杭州）高铁LEU（轨旁电子单元）设计（FPGA）杭州镭星科技有限公司 图像采集卡（FPGA）浙江省能源公司 太阳能电池巡检与清洁技术（单片机）,