第章触发器.ppt

《第章触发器.ppt》由会员分享，可在线阅读，更多相关《第章触发器.ppt（82页珍藏版）》请在三一办公上搜索。

1、河南工业大学电气学院,第5章 触发器,5.1.3 应用举例,5.1.1或非门实现的SR锁存器,5.1.2 与非门组成的SR锁存器,5.1 RS锁存器的电路结构与动作特点,返回,结束放映,河南工业大学电气学院,复习,MSI组合逻辑电路的分析的特点？步骤？,MSI组合逻辑电路的设计特点？步骤？,用译码器、数据选择器实现组合逻辑电路,编码器、译码器、数据选择器的扩展,2023/6/2,3,第5章 触发器,触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可

2、相互转换（称翻转）；（3）有两个互补输出端。,河南工业大学电气学院,按结构可分为,触发器分类,按逻辑功能可分为,河南工业大学电气学院,5.1 触发器的电路结构与动作特点,一、SR锁存器,1.或非门构成,RD Reset直接复位端(置0端）,SD Set直接置位端(置1端）,（基本RS触发器）,河南工业大学电气学院,或非门组成的基本RS触发器的特性表,0,0,1,1,1,1,0,0,初态,次态,河南工业大学电气学院,或非门组成的基本RS触发器的特性表,0,0,1,河南工业大学电气学院,或非门组成的基本RS触发器的特性表,0,0,1,河南工业大学电气学院,或非门组成的基本RS触发器的特性表,当SD

3、、RD同时撤去时，输出端Q和Q状态不定。,?,河南工业大学电气学院,与非门组成的基本RS触发器（a）逻辑电路（b）逻辑符号,1状态：Q1 Q 0 0状态：Q0 Q 1,Reset为置0端（或复位端）Set为置1端（或置位端）非号“”：表示低电平有效,表示低电平有效,返回,电路组成及逻辑符号,2、与非门实现的SR锁存器,动画,河南工业大学电气学院,与非门组成的基本RS触发器的特性表,0,0,1,1,1,0,1,0,河南工业大学电气学院,与非门组成的基本RS触发器的特性表,1,1,0,0,河南工业大学电气学院,与非门组成的基本RS触发器的特性表,1,1,0,0,河南工业大学电气学院,与非门组成的基

4、本RS触发器的特性表,?,当SD、RD同时撤去时，输出端Q和Q状态不定。,设计电路时此种情况应避免,仿真,河南工业大学电气学院,例1,河南工业大学电气学院,应用举例,利用RS锁存器的记忆功能消除机械开关振动引起的干扰脉冲。,机械开关（a）电路(b)输出电压波形,干扰脉冲,返回,2023/6/2,17,A有0就置1,B有0就置0,利用RS锁存器消除机械开关振动的影响（a）电路（b）电压波形,河南工业大学电气学院,5.2电平触发的触发器(同步触发器),5.2.1 同步RS触发器,5.2.2 同步D触发器,5.2.3 脉冲触发的触发器,5.2.4 边沿D触发器,返回,结束放映,河南工业大学电气学院,

5、复习,锁存器有什么特点？请画出与非门实现的锁存器的电路图。请列出锁存器的功能表。什么叫现态？次态？RS锁存器的触发方式？,2023/6/2,20,5.2 同步触发器,RS锁存器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制）在实际工作中，要求触发器按统一的节拍进行状态更新。措施：同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CLK控制的触发器。该触发器状态的改变与时钟脉冲同步。CLK：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻：受CLK输入控制。触发器更新为何种状态：由触发输入信号决定。,河南工业大学电气学院,5.2.1 同步RS触发器

6、1.电路组成及逻辑符号,同步RS触发器（a）逻辑电路（b）逻辑符号,返回,在CLK=0期间，G3、G4被封锁，触发器状态不变。在CLK=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CLK控制的。,触发方式：电平触发方式 只有CLK=1时（高电平有效），触发器的状态才由输入信号R和S来决定。,高电平有效,动画,河南工业大学电气学院,2.工作原理(仿真运行图),3.功能表（在CLK=1期间有效）,现态：CLK脉冲作用前触发器的原状态，用Q表示；次态：CLK脉冲作用后触发器的新状态，用Q*表示。,同步RS触发器功能表,R为高电平有效触发,S为高电平有效触发,R、S不

7、允许同时有效,仿真,河南工业大学电气学院,4.工作波形（又称为时序图，设初态为0）,同步RS触发器的时序图,置1,保持,置0,置1,仿真,河南工业大学电气学院,5.同步触发器的空翻,同步触发器在一个CLK脉冲作用后，出现两次或两次以上翻转的现象称为空翻。,同步RS触发器的空翻现象,1,2,3,下面介绍几种能克服空翻的触发器。,仿真,河南工业大学电气学院,带异步置位、复位端的电平触发SR触发器,异步置位端（低电平有效）,异步复位端（低电平有效）,河南工业大学电气学院,5.2.2 同步D触发器,当CLK=1时，Q*=D,同步D触发器功能表,河南工业大学电气学院,例1：,Q*=D,置1,置0,置1,

8、置0,河南工业大学电气学院,5.2.3 脉冲触发的触发器1.主从RS触发器电路组成及逻辑符号,主从RS触发器（a）逻辑电路（b）逻辑符号,返回,主触发器：同步RS触发器，其状态由输入信号决定,从触发器：同步RS触发器，其状态由主触发器的状态决定,表示主从触发方式,表示触发器靠CLK下降沿触发,河南工业大学电气学院,2.工作原理,（1）当CLK=1时，从触发器的输出状态保持不变，主触发器的输出状态由R和S来决定。（2）当CLK由1跳到0时（或称CP脉冲下降沿到来时），主触发器的输出状态保持不变，从触发器的输出状态由主触发器的状态决定。此时，由于CLK=0，输入信号R和S被封锁。,可知，主从触发器

9、分两步工作：第一步，CLK=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。第二步，当CLK从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。在CLK=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。,触发方式：主从触发方式（CLK下降沿有效）。主从触发器状态的更新只发生在CLK脉冲的下降沿，触发器的新状态由CLK脉冲下降沿到来之前的R、S信号决定。,优点：克服了空翻，提高了工作的可靠性。,河南工业大学电气学院,3.功能表（只在CLK从1变为0时有效）,主从RS触发器功能表,S和R为高电

10、平有效触发,功能与同步RS触发器完全相同。,河南工业大学电气学院,4.工作波形（又称为时序图，设初态为0）,图4-10主从RS触发器的时序图,置1,置0,置1,河南工业大学电气学院,2.主从JK触发器,河南工业大学电气学院,J=1 K=0时，CLK1期间主触发器置1；CLK下降沿到达时，从触发器置1，Q*=1。,1,1,河南工业大学电气学院,J=0 K=1时，CLK1期间主触发器置0；CLK下降沿到达时，从触发器置0，Q*=0。,0,0,河南工业大学电气学院,J=0 K=0时，触发器保持原来状态不变，Q*=Q。,河南工业大学电气学院,J=1 K=1时，Q=0,G7 输出0，主触发器置1，CLK

11、,Q*=1；Q=1,G8 输出0，主触发器置0，CLK,Q*=0。,河南工业大学电气学院,JK触发器的特性表,00保持11翻转相异时取决于J,河南工业大学电气学院,具有多输入端的主从JK触发器，输入端J1和J2、K1和K2是与的关系。,河南工业大学电气学院,集成主从JK触发器,河南工业大学电气学院,例在主从JK触发器电路中，若CLK、J、K的波形如图所示，试画出Q、Q端对应的电压波形。假定触发器的初始状态为Q=0。,河南工业大学电气学院,例2：,河南工业大学电气学院,脉冲触发方式的动作特点:,（1）触发器翻转分两步动作：第一步，在 CLK1期间主触发器接收输入端信号，被置成相应的状态，从触发器

12、不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和Q的状态改变发生在CLK下降沿。（2）在CLK=1的全部时间里输入信号都将对主触发器起控制作用。,河南工业大学电气学院,例3：,第二个CLK1期间，Q=1,J=0,K=1,主触发器被置0；虽然CLK下降沿到达时又回到K=0,但从触发器输出Q*=0.,0,第三个CLK=1期间，Q=0，J=K=1,主触发器被置1，虽然CLK下降沿到达时又回到J=0,从触发器保持输出Q*=1。,河南工业大学电气学院,5.2.4 COMS边沿D触发器 1.电路组成及逻辑符号,CMOS边沿D触发器（a）逻辑电路（b）逻辑符号,返回,边沿触发方式,

13、边沿触发器：靠CLK脉冲上升沿或下降沿进行触发。正边沿触发器：靠CLK脉冲上升沿触发。负边沿触发器：靠CLK脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。,河南工业大学电气学院,2.工作原理,（1）当CLK=0时，CLK1=1、CLK2=0，FF1工作，G1=D。FF2保持原态。,河南工业大学电气学院,（2）当CLK由0跳变到1时，CLK1=0、CLK2=1,G1保持，FF2工作，Q=G1。,河南工业大学电气学院,可知，工作过程分为两步：第一步，CLK=0时，FF1接收D的信号，并有G1=D，而FF2是维持原来的状态不变。第二步，CLK从0变为1，FF1的状

14、态送入FF2，使Q=G1。在CLK=1期间，输入信号不能进入FF1。,触发方式：边沿触发方式（CLK上升沿有效）。该触发器是靠CLK上升沿沿触发的，触发器的新状态由CLK脉冲上升沿到来之前输入信号D的状态决定。,河南工业大学电气学院,3.功能表（只在CLK上升沿有效）,CMOS边沿D触发器的功能表,河南工业大学电气学院,带异步置位、复位端的CMOS边沿触发D触发器,异步置位端（高电平有效）,异步复位端（高电平有效）,河南工业大学电气学院,2.维持阻塞边沿触发器,多输入端,上升沿触发,低电平有效,河南工业大学电气学院,3.利用门电路传输延迟时间的边沿触发器,下降沿触发,特性表,河南工业大学电气学

15、院,边沿触发器动作特点:,触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。,边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。,河南工业大学电气学院,集成边沿D触发器,注意：CC4013的异步输入端RD和SD为高电平有效。,河南工业大学电气学院,集成边沿JK触发器,74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。,注意,河南工业大学电气学院,5.3 触发器的逻辑功能,5.3.1 RS触发器,5.3.2 D触发器,5.3.3 JK触发器,5.

16、3.4 T触发器,5.4 集成触发器及其应用,5.4.1 集成JK触发器,5.4.2 集成D触发器,5.4.3 集成触发器的应用举例,本章小结,返回,结束放映,河南工业大学电气学院,复习,同步触发器的触发方式？什么是同步触发器的空翻？主从触发器的触发方式？边沿触发器的触发方式？触发器的逻辑功能？,2023/6/2,57,触发器的分类：按逻辑功能不同：RS锁存、D触发器、JK触发器、T触发器和T触发器等。按触发方式不同：电平触发器、边沿触发器和主从触发器等。按电路结构不同：RS锁存器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。,5.3 触发器的逻辑功能,触发器的逻辑功能通常用功能表、

17、时序图、状态转换表、特性方程和状态转换图表示。,河南工业大学电气学院,SR触发器,1.特性表,2.特性方程,(约束条件),RS触发器的特性方程为,河南工业大学电气学院,3.状态转换图,状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。,河南工业大学电气学院,JK触发器,1.特性表,JK触发器是一种多功能触发器，在实际中应用很广。JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。常见的JK触发器有主从结构的，也有边沿型的。,河南工业大学电气学院,2.特性方程,3.状态转换图,JK触发器的特性方程为,河南工业大学

18、电气学院,T触发器,1.特性表,3.状态转换图,具有保持和翻转功能。,2.特性方程,河南工业大学电气学院,把T=1时的T触发器称为计数型触发器，又叫做T触发器。每来一个CLK脉冲，T触发器就翻转一次，显然能实现计数功能。,仿真,1.特性表,2.特性方程,T触发器,河南工业大学电气学院,D触发器,1.特性表,2.特性方程,3.状态转换图,河南工业大学电气学院,例1：时钟CLK波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态为0.,河南工业大学电气学院,河南工业大学电气学院,例2：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Q=0。,河南工业大学电气学院,河南工

19、业大学电气学院,二、不同逻辑功能触发器之间的相互转换,利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。,关键：找出被转换触发器的激励条件。,河南工业大学电气学院,转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。,河南工业大学电气学院,JK触发器RS触发器,RS触发器特性方程,变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：,河南工业大学电气学院,比较，得：,电

20、路图,河南工业大学电气学院,T触发器特性方程：,与JK触发器的特性方程比较，得：,电路图,JK触发器T触发器,河南工业大学电气学院,D触发器T触发器,河南工业大学电气学院,D触发器T触发器,河南工业大学电气学院,三、触发器电路结构和逻辑功能的关系,同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电路结构形式可以作成不同逻辑功能的触发器。,电路的结构形式决定了其触发方式。,河南工业大学电气学院,目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。,常用集成触发器,返回,河南工业大学电气学院,1.触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。2.按

21、照逻辑电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从触发器和边沿触发器。按照触发方式不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、D触发器、T触发器和T触发器。,本章小结,返回,河南工业大学电气学院,3.RS触发器具有约束条件。T 触发器和D触发器比较简单。T触发器是一种计数型触发器。JK触发器是多功能触发器，它可以方便地构成D触发器、T触发器和T触发器。4.描述触发器逻辑功能的方法有功能表、状态转换表、特性方程、状态转换图和时序图。5.集成触发器产品通常为D触发器和JK触发器。在选用集成触

22、发器时，不仅要知道它的逻辑功能，还必须知道它的触发方式，只有这样，才能正确的使用好触发器。,河南工业大学电气学院,逻辑符号“”表示边沿触发方式,“”表示主从触发方式,非号“”或“”：表示低电平有效,加小圆圈“”：表示低电平有效触发或下降沿有效触发,不加小圆圈“”：表示高电平有效触发或上升沿有效触发。,总结：触发器的两要素,返回,1逻辑功能 描述方法：逻辑符号、特性表、驱动表、特性方程,河南工业大学电气学院,(1)RS锁存器 直接电平触发（低电平有效/高电平有效），无CLK,返回,2.触发方式,(2)同步触发 CLK的（高/低）电平期间触发，在整个电平期间接收信号RS/JK/D/T，在整个电平期间状态相应更新，所以存在空翻。,(3)边沿触发 只在CLK的或边沿触发，只在CLK的或边沿接收信号RS/JK/D/T，只在CLK的或边沿状态更新，克服了空翻。,河南工业大学电气学院,(4)主从触发 有主、从两个触发器，在CLK的高/低电平期间交替工作、封锁，只在CLK的高电平期间（或低电平期间）接收信号RS/JK/D/T，只在CLK的或边沿总的输出状态更新。,集成触发器中常见的直接置0和置1端 RD：直接（异步）置0端 SD：直接（异步）置1端，非号：低电平有效，直接（异步）：不受CLK的影响。,