单片机原理及应用第四章80C51单片机的功能.ppt
《单片机原理及应用第四章80C51单片机的功能.ppt》由会员分享,可在线阅读,更多相关《单片机原理及应用第四章80C51单片机的功能.ppt(177页珍藏版)》请在三一办公上搜索。
1、第四章(第 1页),河南科技大学电子信息工程学院自动化系主讲:张松灿,单 片 机 原 理 与 应 用,第四章 80C51单片机的功能单元,第四章(第 2页),第四章 80C51单片机的功能单元,4.1并行I/O接口4.1.1 P1口4.1.2 P3口4.1.3 P2口4.1.4 P0口4.2定时器/计数器4.2.1概述4.2.2定时器/计数器T0、T1,第四章(第 3页),4.2.3定时器/计数器T24.2.4看门狗4.2.5定时器/计数器的编程和使用4.3串行接口4.4中断系统4.4.1中断、中断源及中断优先级4.4.2中断的控制和操作4.4.3中断的响应过程和中断矢量地址,第四章(第 4页
2、),80C51有四个8位的并行双向口,共有32根输入/输出(I/O)口线。口组成:锁存器、输出驱动器和输入缓冲器。各并口在结构上有差异,故各口的性质和功能也有所不同。,4.1 并行I/O接口,第四章(第 5页),80C51并行I/O接口的比较,第四章(第 6页),第四章(第 7页),4.1.1 P1口 8位口,可以字节访问,地址:90H;也可位访问,地址:90H-97H。位结构与工作过程:结构:输出锁存器、输入缓冲器BUF1(读引脚)、BUF2(读锁存器)以及由FET晶体管Q0与上拉电阻组成的输出/输入驱动器。,D,CL,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P1.0引脚,锁
3、存器,内部总线,A,BUF2,BUF1,内部上拉电阻,作用:P1口只能作为输入口或输出口使用。,第四章(第 8页),返回,D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P1.0,锁存器,P1口直接做输出口时,输出信息的过程:(将1送到P1.0的过程),1,0,0,1,注意:P1口做输出口时,内部数据经过锁存器送到P10-P17上。由于内部有上拉电阻,所以P1口作输出口使用时,不用外接上拉电阻。,内部总线,第四章(第 9页),D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P1.0,锁存器,P1口直接做输入口时,输入信息的过程:(将P1.0处的0送入DB0.
4、0的过程),0,0,注意:1、P1口作输入口时,P10P17上的信号经过缓冲器送到内部数据总线上。在读引脚之前,要先将锁存器置1,否则总是读到0。2、CPU对P1口的读操作有2种:读引脚和读改写锁存器。,当CPU执行 MOV A,P1或 JB/JNB P1.x,标号 时,产生读引脚控制信号,此时读的是引脚的状态。,当CPU执行读改写指令(以端口为目的操作数的ANL、ORL、XRL、DEC、INC、SETB、CLR等)时,产生读锁存信号,此时是先读锁存器的状态,在修改之后,送回锁存器保存。,返回,内部总线,第四章(第 10页),2、P1口的特点 输出锁存,输出时没有条件;输入缓冲,输入时有条件,
5、即需要先将该口设为输入状态,先输出1;工作过程中无高阻悬浮状态,即:该口不是输入态就是输出态。具有这种特性的口不属于“真正”的双向口,而被称为“准”双向口。,第四章(第 11页),3、P1口的操作 对于P1口不仅可以字节操作,也可以按位操作。字节操作指令:输出 MOV P1,A;(P1)(A)MOV P1,#data;(P1)#data MOV P1,direct;(P1)(direct)输入 MOV A,P1;(A)(P1)MOV direct,P1;(direct)(P1),第四章(第 12页),位操作指令:置位、清除 SETB P1.i;P1.i1 CLR P1.i;P1.i0输入、输出
6、 MOV P1.i,C;P1.iCY MOV C,P1.i;CY P1.I判跳 JB P1.i,rel;P1.i=1,跳转 JBC P1.i,rel;P1.i=1,跳转且P1.i0 逻辑运算 ANL C,P1.i;CY(P1.iCY)ORL C,P1.i;CY(P1.i+CY)其中:P1.i中的i=0,7。,第四章(第 13页),4、口操作时序 在执行改变端口锁存器内容的指令时,新的内容在指令执行的最后一个周期的S6P2时传送到口的锁存器内。然而口锁存器仅在任何周期的P1时才采样端口锁存器(缓冲器),在P2时输出锁存器的值并保持P1时所采样到的内容。因此,S6P2时写入端口锁存器的新数值直到下
7、一个周期的P1时被采样到,即只有在下一个机器周期的S1P1时,才真正出现在引脚上。,第四章(第 14页),5、P1口的多功能线 80C52中,P1.0和P1.1是多功能线,除作一般I/O外,还具有下列功能:P1.0定时器/计数器2的外部输入端T2;P1.1定时器/计数器2的外部控制端T2EX。此时,该两位的结构与P3口的位结构相当。,第四章(第 15页),4.1.2 P3口 多功能的8位口,可以字节访问,地址:B0H;也可位访问,地址:B0H-B7H。1 位结构与工作过程分析 P3口的位结构 如图4-2所示。P3口能驱动4个TTL负载。,第四章(第 16页),D,CLK,Q,Q,读引脚,读锁存
8、器,写锁存器,DB0.0,+5V,P3.0,锁存器,替代输出功能,替代输入功能,内部总线,A,B,C,Q0,图42 P3口的位结构,与P1口的区别:(1)增加一个与非门。与非门有两个输入:一个为Q端,另一个为替代功能的控制输出。与非门的输出端控制FET管Q0。(2)输出锁存器从Q端引出。(3)有两个输入缓冲器,替代输入功能取自第一个缓冲器的输出端;I/O口的通用输入信号取自第二个缓冲器的输出端。,第四章(第 17页),D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P3.0,锁存器,替代输出功能,替代输入功能,P3口直接做输出口时,输出信息的过程:(将1送到P3.0的过程),
9、1,0,0,1,注意:P3口做输出口时,内部数据经过锁存器送到P30-P37上。由于内部有上拉电阻,P3口作输出口使用时,不用外接上拉电阻。,内部总线,B,C,A,第四章(第 18页),D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P3.0,锁存器,替代输出功能,替代输入功能,0,P3口直接做输入口时,输入信息的过程:(将P3.0处的0送入DB0.0的过程),0,注意:1、P3口作输入口时,P30P37上的信号经过缓冲器送到内部数据总线上。在读引脚之前,要先将锁存器置1,否则总是读到0。2、CPU对P3口的读操作有2种:读引脚和读改写锁存器。,当CPU执行 MOV A,P3
10、或 JB/JNB P3.x,标号 时,产生读引脚控制信号,此时读的是引脚的状态。,当CPU执行读改写指令(以端口为目的操作数的ANL、ORL、XRL、DEC、INC、SETB、CLR等)时,产生读锁存信号,此时是先读锁存器的状态,在修改之后,送回锁存器保存。,内部总线,A,B,C,第四章(第 19页),C,内部总线,B,Q0,A,上拉电阻,D,CL,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,+5V,P3.0,锁存器,替代输出功能,替代输入功能,作用:1、P3口可以直接作为输入口或输出口使用。2、P3口的引脚又具有第二功能。,1 当使用单片机内部串行口时,若CPU执行MOV A,SBUF指
11、令,则P3.0(RXD)作为接收信号线,接收由外界串行输入的数据;若CPU执行MOV SBUF,A指令,则P3.1(TXD)作为发送信号线,串行发送数据至外界。2当单片机使用外中断时,P3.2(INT0)作为外中断0的中断请求输入线,3.3(INT1)作为外中断1的中断请求输入线。3当单片机使用定时器,且定时器工作于计数方式时,P3.4(T0)作为定时器0的计数脉冲输入线,P3.5(T1)作为定时器1的计数脉冲输入线。4当单片机外扩RAM或I/O接口芯片时,P3.6(WR)作为RAM或I/O接口芯片的写控制信号,P3.7(RD)作为RAM或I/O接口芯片的读控制信号。当P3口的一些引脚没有作为
12、第二功能使用时,这些引脚就被释放,直接作为I/O口线使用。,第四章(第 20页),(2)输出过程分析 B点置1时,锁存器输出可以顺利通到引脚P3.i。此时为准双向口。当输出锁存器输出(C点)置1,替代输出功能可以顺利通到引脚P3.i。若替代输出为0时,因C点已置1,现B点为0,故与非门输出为1,使Q0导通,从而使A点为0。若替代输出为1时,与非门输出为1,Q0截止,从而使A点为高电平。P3口处于替代输出功能状态。,总之。不论是替代输出还是替代输入功能时,输出锁存器的输出置1是必需。因此,P3口不论作替代功能输入,还是作替代功能输出,甚至作一般I/O的输入功能时,都需要向该口位输出1。,第四章(
13、第 21页),2、P3口的功能和特点 P3口-多功能口。(1)可作I/O口使用,为准双向口。既可以字节操作,也可以位操作;既可以8位口操作,也可以逐位定义口线为输入线或输出线;既可以读引脚,也可以读锁存器,实现“读修改输出”操作。,第四章(第 22页),(2)替代功能。替代输入功能:P3.0RXD,串行输入口。P3.2INT0,外部中断0的请求。P3.3INT1,外部中断1的请求。P3.4T0,定时器/计数器0外部计数脉冲输入。P3.5T1,定时器/计数器1外部计数脉冲输入。替代输出功能:P3.1TXD,串行输出口。P3.6WR,外部数据存储器写选通,输出,低有效。P3.7RD,外部数据存储器
14、读选通,输出,低有效。,第四章(第 23页),D,CL,Q,Q,DB0.0,控制线,+5V,P2.0,多路开关,锁存器,作用:1、外扩芯片时,P2口不再做I/O口使用,而是传送高8位地址。2、没有外扩芯片时,P2口可以直接作为输入口或输出口使用。,读引脚,读锁存器,写锁存器,内部总线,地址,4.1.3 P2口 P2口,多功能的8位口,可以字节访问也可位访问,字节访问地址:A0H,位访问地址:A0H-A7H。1 位结构与工作过程分析,A,Q0,B,C,第四章(第 24页),与P1口的区别:P2口增加一个多路开关。多路开关的输入有两个:一个是口输出锁存器的输出端Q;一个是地址寄存器(PC或DPTR
15、)的高位输出端。多路开关的输出经反相器反相后去控制输出FET Q0。多路开关的切换由内部控制信号控制。输出锁存器的输出端是Q而不是/Q。,第四章(第 25页),返回,D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,控制线,+5V,P2.0,多路开关,锁存器,P2口直接做输出口时,输出信息的过程:(将0送到P2.0的过程),0,0,0,1,0,注意:P2口做输出口时,内部数据经过锁存器送到P20-P27上。由于内部有上拉电阻,所以P2口作输出口使用时,不用外接上拉电阻。,A,Q0,B,C,地址,内部总线,第四章(第 26页),D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,控
16、制线,+5V,P2.0,转换开关,锁存器,P2口直接做输入口时,输入信息的过程:(将P2.0处的0送入DB0.0的过程),0,0,0,注意:1、P2口作输入口时,P20P27上的信号经过缓冲器送到内部数据总线上。在读引脚之前,要先将锁存器置1,否则总是读到0。2、CPU对P2口的读操作有2种:读引脚和读改写锁存器。,当CPU执行 MOV A,P2或 JB/JNB P2.x,标号 时,产生读引脚控制信号,此时读的是引脚的状态。,当CPU执行读改写指令(以端口为目的操作数的ANL、ORL、XRL、DEC、INC、SETB、CLR等)时,产生读锁存信号,此时是先读锁存器的状态,在修改之后,送回锁存器
17、保存。,返回,A,Q0,B,C,地址,内部总线,第四章(第 27页),(2)工作过程分析 多路开关投向输出锁存器的输出(C点),接通输出锁存器。P2口的工作状态是I/O口状态。多路开关的输入投向地址输出(B点),多路开关将接通地址寄存器输出。同样可以知道,A点的电平将随地址输出的0、1而相应地变化。P2口的工作状态是输出高8位地址。,第四章(第 28页),2、P2口的功能和特点 P2口是一个双功能的口:(1)作I/O口时,P2口为一准双向口,功能与P1口一样。(2)作地址输出时,P2口可以输出程序存储器或片外数据存储器的高8位地址,与P0口输出的低地址一起构成16位地址线,从而可分别寻址64
18、KB的程序存储器或片外数据存储器。8位地址线是一起自动输出。(3)P2口能驱动4个TTL负载。,第四章(第 29页),3、P2口使用中注意的问题(1)由于P2口具有输出锁存功能,在取指周期或外部RAM读、写期间,输出的高8位地址是锁存的,故无需外加地址锁存器。(2)如果外接程序存储器,访问片外程序存储器时需要不断进行取指操作,P2口需要不断送出高位地址,这时P2口线均不宜再作I/O口使用。(3)仅有片外数据存储器的系统中,P2口使用可分为两种情况:,第四章(第 30页),若片外RAM容量256 B:可使用“MOVX A,Ri”及“MOVX Ri,A”访问片外RAM,此时P2口不输出地址,P2口
19、仍可作为I/O口使用;若片外数据存储器的容量256 B,使用“MOVX A,DPTR”及“MOVX DPTR,A”指令访问片外数据存储器,P2口需输出高8位地址。在片外RAM容量不太大时,也可只利用P1、P3甚至P2口中的某几根口线送高位地址,从而保留P2口的全部或部分口线作I/O口用。注意,这时使用的是“MOVX A,Ri”及“MOVX Ri,A”类访问指令,高位地址不再是自动送出的,而要通过程序设定。,第四章(第 31页),D,CL,Q,Q,DB0.0,地址/数据线,+5V,P0.0,多路开关,锁存器,作用:1、外扩芯片时,P0口不再做I/O口使用,而是先传送地址,后传送数据。2、没有外扩
20、芯片时,P0口可以直接作为输入口或输出口使用。,控制,读引脚,读锁存器,写锁存器,内部总线,A,Q0,4.1.4 P0口 多功能8位口,可以字节访问,地址为80H;也可位访问,地址为80H-87H。1 位结构与工作过程分析,1,0,第四章(第 32页),与P1口有明显区别:P0口中增加一个多路开关:其输入有两个,地址/数据输出;输出锁存器的输出。其输出用于控制输出FET Q0的导通和截止。多路开关的切换由内部控制信号控制。P0口的上拉电路与P1口完全不同:P0口的上拉电路导通和截止受内部控制信号和地址/数据信号共同(相“与”)来控制。,第四章(第 33页),(2)工作过程分析 控制信号置1时,
21、接通地址/数据输出端。当地址/数据线置1时,“与”门输出为1,上拉FET导通;同时反相器输出0,控制下拉FET截止,A点电位上拉,地址/数据输出线为1。当地址/数据线置0时,“与”门输出为0,上拉FET截止,同时反相器输出1,控制下拉FET导通,A点电位下拉,地址/数据输出线为0。此时的输出状态随地址/数据线而变。因此,P0口可以作为地址/数据复用总线使用。上下两个FET处于反相,构成推拉式输出电路,负载能力大大增加。此时的P0口相当一个双向口。,第四章(第 34页),控制信号置0时,接输出锁存器的/Q端。与门关闭,上拉FET截止,P0口为漏极开路输出。P0口作输出口,若P0.i输出1,输出锁
22、存器的端为0,下拉FET截止,P0.i为漏极开路输出;若P0.i输出0,输出锁存器的端为1,下拉FET导通,P0.i输出低电平。P0口作输入口,必须先使P0.i锁存器置1。下拉FET也截止,P0.i处于悬浮状态。A点的电平由外设的电平而定,通过输入缓冲器读入CPU。P0口相当于一个高阻抗的输入口。具体见下图说明:,第四章(第 35页),P0口直接做输出口时,输出信息的过程:(将0送到P0.0的过程),返回,D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,地址/数据线,+5V,P0.0,多路开关,锁存器,0,0,0,1,0,注意:P0口做输出口时,内部数据经过锁存器送到P00-P07上
23、。由于上管始终截止,而当下管也截止时,P00P07被架空,没有标准的高电平,所以P0口作输出口使用时,必须外接上拉电阻。,控制,内部总线,A,Q0,0,第四章(第 36页),P0口直接做输入口时,输入信息的过程:(将P0.0处的1送入DB0.0的过程),D,CP,Q,Q,读引脚,读锁存器,写锁存器,DB0.0,地址/数据控制线,+5V,P0.0,转换开关,锁存器,0,0,1,注意:1、P0口作输入口时,P00P07上的信号经过缓冲器送到内部数据总线上。在读引脚之前,要先将锁存器置1,否则总是读到0。2、CPU对P0口的读操作有2种:读引脚和读改写锁存器。,1,当CPU执行 MOV A,P0或
24、JB/JNB P0.x,标号 时,产生读引脚控制信号,此时读的是引脚的状态。,当CPU执行读改写指令(以端口为目的操作数的ANL、ORL、XRL、DEC、INC SETB、CLR等)时,产生读锁存信号,此时是先读锁存器的状态,在修改之后,送回锁存器保存。,返回,内部总线,A,Q0,0,第四章(第 37页),2、P0口的功能和特点(1)作I/O口使用。相当于一个真正的双向口,输出锁存、输入缓冲,输入时需先将口置1;每根口线可以独立定义为输入或输出。它具有双向口的一切特点。特点:输出为漏极开路输出,与NMOS的电路接口时要用电阻上拉;输入时为悬浮状态,为一个高阻抗的输入口。,第四章(第 38页),
25、(2)作地址/数据复用总线用。P0口为一个准双向口。但是没有上拉电阻,作数据输入时,口也不是悬浮状态。作地址/数据复用总线时,口不能逐位定义为输入/输出。作数据总线用,输入/输出8位数据;作地址总线用,输出低8位地址。也不能作I/O口使用。(3)P0口能驱动8个TTL负载。,第四章(第 39页),例1,例2,例1,例2,MCS-51 单片机并行口应用,在没有外扩任何芯片时,单片机内部并行口 可以作为输出口,直接与输出外设连接,常用的输出外设是发光二极管;可以作为输入口,直接与输入外设连接,常用的输入外设是开关。,直接做输出口 直接做输入口,第四章(第 40页),直接做输出口,P1.0,P1.1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机 原理 应用 第四 80 C51 功能
链接地址:https://www.31ppt.com/p-5062710.html