《微机原理与应用》第13章总线与接口.ppt

《《微机原理与应用》第13章总线与接口.ppt》由会员分享，可在线阅读，更多相关《《微机原理与应用》第13章总线与接口.ppt（96页珍藏版）》请在三一办公上搜索。

1、微机原理与接口技术辅助教学电子课件易凡,第十三章 系统总线与接口,第十三章 系统总线与接口技术,教学重点总线的概念和分类ISA总线PCI总线USB接口,13.1 总线的概念和分类,总线：一组导线的集合，是系统与系统之间或系统内部各部件之间进行信息传输所必需的全部信号线的总和,例：内部总线,例：系统总线,例：系统结构中的总线,例：总线实体,PCI总线,外设接口总线,13.1.1 总线标准,总线标准:是指芯片之间、插板之间及系统之间，通过总线进行连接和传输信息时，应遵守的一些协议与规范，包括硬件和软件两个方面。,物理特性：指总线物理连接的方式功能特性：描述总线中每一根线的功能电气特性：定义每一根线

2、上信号的传送方向、有效电平范围时间特性：定义了每根线在什么时间有效，即每根线的时序,总线,同步并行总线,高速、高效 通信距离短,并行总线,串行总线,异步并行总线,半同步并行总线,同步串行总线,异步串行总线,距离远、简单 速度慢,13.1.2 总线的分类,按数据传输方式分类,并行总线将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信,串行总线将数据的各位按时间顺序依次在一根传输线上传输，适于长距离、中低速通信,并行接口连接外设示意图,(系统)外总线如并口、串口,(系统)内总线如ISA、PCI,片(间)总线 三总线形式,片内总线单总线形式,微 机 总 线 结 构,微机系统的四级总线示

3、意图,片内总线：主要由微处理器芯片内部的总线，是连接各功能部件的信息通路系统总线：它是微机系统内部各部件（插板）之间进行连接和传输信息的一组信号线主板局部总线：是介乎CPU总线和系统总线之间的一级总线外部总线：是系统之间或微机系统与外部设备之间进行通信的一组信号线，也称为通信总线,按系统层次结构分类,13.1.3 总线的操作过程,1总线请求和仲裁阶段需要使用总线的主模块提出要求，由总线使用的仲裁机构确定，把下一个传输周期的总线使用权分配给某个请求源2寻址阶段取得使用权的主模块，通过地址总线发出本次要访问的从模块的存储器地址，或I/O端口地址及有关命令，让参与本次传输的从模块被选中并开始启动。,

4、13.1.3 总线的操作过程（续）,3传输阶段主模块和从模块进行数据交换，数据由源模块出，经数据总线传送到目的模块。4结束阶段主、从模块的有关信息均从总线上撤除，让出总线，以便其他模块能继续使用。,13.1.4 总线的性能指标,1总线宽度总线宽度又称总线位宽，指的是总线能同时传送数据的位数2总线频率总线工作频率是总线工作速度的一个重要参数，工作频率越高，速度越快。,13.1.4 总线的性能指标（续）,3.总线带宽总线带宽又称总线的最大数据传输速率，是指在一定时间内总线上可传送的数据总量，用每秒钟最大传送数据量来衡量。总线带宽或最大数据传输率（总线宽度/8位）总线频率单位为MB/s(总线频率以M

5、Hz为单位),1.并行总线的构成,地址总线AB、数据总线DB、控制总线CB,13.2 并行总线,同步并行总线时序,同步时钟频率和数据总线宽度确定数据传输速度数据传输与时钟同步要求各个设备的速度相当,2.并行总线的时序,通过联络应答信号实现握手适应能力强，速度取决于较慢的设备,异步并行总线时序,在同步的基础上，插入等待周期能兼容总线上各种不同响应速度的设备使同步总线达到与异步总线相同的功能,半同步并行总线时序,3.并行总线的仲裁,挂接在BUS上的主控设备：CPU、DMAC、DRAM刷新控制器、总线桥,仲裁方式,“菊花链”仲裁（串行）,并行仲裁,串并行二维仲裁,总线仲裁:确定模块如何分配并使用总线

6、任一时刻只能有一个模块拥有总线的控制权,(1)“菊花链”总线仲裁方式,三线“菊花链”：总线请求BR、总线允许BG、总线忙BB,三线菊花链仲裁原理,任一主控器Ci发出总线请求时，使BR1任一主控器Ci占用总线，使BB1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINi1)，则将BG向后传递(BGOUTi1),三线菊花链仲裁原理,当BR1，BB0时，仲裁器发出BG信号。此时，BG1。如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB0时，它可以占用一个或几个总线周期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿，接管总线Ci接管总线

7、后，BG信号不再后传，即BGOUTi0,（2）并行总线仲裁方式,各主控器有独立的总线请求BR、总线允许BG，互不影响总线仲裁器直接识别所有设备的请求，并向选中的设备Ci发BGi,（3）串并行二维总线仲裁方式,各链路上优先级由总线判决器内部逻辑决定同一链路上则由离总线判决器的远近程度确定,13.3 串行总线,13.3.1 串行总线的构成,只有数据总线，没有地址总线、控制总线总线上信息（数据、地址）按位传输总线规模小，特别适用于远距离通信也可作为系统内部通信和近距离通信,I2C,13.3.2.串行总线标准,起止式通信协议目前应用最广泛的标准串行总线接口之一,1.RS-232标准,采用了平衡差分传输

8、技术，提高了共模抑制能力，大大减小了地线电位差引起的麻烦,2.RS-422/423标准,为RS-422标准的改进增强版本，并兼容RS-422标准逻辑电平与传统数字逻辑TTL兼容，且对物理层没有任何严格要求,3.RS-485标准,由Philips公司推出的用于IC之间的一种二线制全双向同步串行扩展总线串行数据线SDA、串行时钟线SCL,4.I2C总线标准,USB（Universal Serial Bus）是外设与计算机连接的接口总线简化外设的连接过程，具备即插即用、热插拔、接口体积小、节省系统资源、传输可靠、良好的兼容性、共享式通信、低成本,5.USB标准,其前身是1996年由苹果公司起草的，称

9、之为火线（Fire Wire）并注册为其商标,6.1394标准,速度高400Mbps 800Mbps 1.6Gbps,IEEE 1394接口有6针和4针两种类型可提供840V最大1.5A电流供物理层使用,作为一个工业标准的高速串行总线，已广泛用于数字摄像机、机顶盒、计算机及其外设等,PC总线或XT总线,13.4 ISA总线,数据宽度为8位的ISA总线由62根信号线组成，分A,B面,AT总线,PC总线的基础上增加了36根信号线，增加了C，D面,13.4.1 ISA总线的特点,特点一1K字节的I/O地址空间（0000H03FFH）24位存储器地址8位或16位数据存取15级硬件中断7级DMA通道产生

10、I/O等待状态,13.4.1 ISA总线的特点（续）,特点二它是一种多主控（MultiMaster）总线除主CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口控制卡都可以成为ISA总线的主控设备,13.4.1 ISA总线的特点（续）,特点三：可支持8种类型的总线周期 8位或16位的存储器读周期 8位或16位的存储器写周期 8位或16位的I/O读周期 8位或16位的I/O写周期 中断请求和中断响应周期 DMA 周期 存储器刷新周期 总线仲裁周期,ISA总线信号,ISA总线信号,13.4.2 ISA信号说明,数据线D0D15：双向三态低位地址线A0A19：输出，可寻址1MB高位地址线L

11、A17LA23：输出，寻址范围16MB，A19A17不复用，提高数据传输率地址锁存允许信号ALE：输出，高电平有效,ISA信号说明（续）,中断请求信号IRQ2IRQ7、IRQ10IRQ14：输入，上升沿有效I/O读信号：输出，低电平有效I/O写信号：输出，低电平有效存储器读：输出，低电平有效存储器写：输出，低电平有效,地址使能信号AEN：输出，高电平有效。高电平表示DMA周期。CPU控制总线时，该信号保持低电平,ISA信号说明（续）,16位I/O片选信号：输入，低电平有效,16位存储器片选：输入，低电平有效,数据总线高字节使能：输出，低电平有效,13.4.3 ISA总线的电源规格,ISA总线机

12、械尺寸,13.4.4 ISA总线的典型操作时序,8位存储器读/写周期时序,8位IO读/写周期时序,16位存储器读/写周期时序,16位IO读/写周期时序,DMA启动存储器读I/O写周期时序,DMA启动I/O读存储器写周期时序,中断响应周期时序,13.5 USB接口,USB是英文Universal Serial Bus 1996年公布USB 1.0版本协议1997年有USB外设目前计算机与外设连接采用USB 1.1标准2000年发布了USB 2.0规范，数据的传输速率480Mbps,13.5.1 概述,USB外设,键盘、鼠标、游戏杆摄像头、扫描仪打印、电视盒调制解调器、网卡CD-ROM、CDRW、

13、硬盘、软驱声卡、音箱手机充电器说写电子板USB Hub,USB外设,USB特点,速度快：USB 1.1传输速率12Mbps，USB 2.0传输速率480Mbps连接简单快捷：直接连接，无需关机、重新启动、打开机箱等操作无需外接电源：USB提供内置电源，能向低压设备提供5V的电源支持多连接：USB支持多设备连接，良好的兼容性：USB接口标准有良好的向下兼容性低功耗,13.5.2 物理接口与电气连接,USB接头,13.5.3 USB硬件组成,USB主机（USB HOST）USB设备（USB DEVICE）USB集线器（USB HUB）,USB软件组成,主控制器驱动程序(Host Controlle

14、r Driver)：主控制器驱动程序完成对USB交换的调度设备驱动程序(USB Device Driver)：设备驱动程序是用来驱动USB设备的程序USB芯片驱动程序(USB Driver)：USB芯片驱动程序在设备设置时读取描述寄存器以获取USB设备的特征，并根据这些特征，在请求发生时组织数据传输,13.5.4 USB通信流与端点,端点：USB设备中的用于数据传输交换的缓冲区每个USB设备中包含了若干个端点,端点,0端点：用于设备初始化，一经上电，即自动完成配置,非0端点：用于数据传输等操作，最多有16个输入端点和16个输出端点,USB设备通过端点传输数据，实现数据流通信！,13.5.5 U

15、SB传输方式,USB传输的数据类型控制信号流：传输控制信号块数据：传送大量数据中断数据：传送少量随机信号，如事件通知实时数据：传送固定速率的数据，如语音数据USB数据传输方式控制传输方式：设备控制指令、设备状态查询及确认命令 批传输方式：较为大量的数据中断传输方式：需及时处理的数据，单向到主机等时传输方式：主要用于实时传输,13.5.6 USB包交换结构,USB的数据传输交换通过包实现。包是数据交换的基本单位,主机,设备,主机,设备,USB数据传输交换过程,13.5.7 USB2.0与OTG,USB2.0特点速度快：480Mbps热插拔兼容USB1.0、1.1支持多USB设备连接USB OTG

16、同时具有USB主机和设备功能,13.6 PCI总线,PCI总线也称为外部设备互连，为Peripheral Component Interconnect Special Interest Group，缩略语为PCISIG1992年6月推出1.0版本1993年4月推出2.01995年6月2.1版本1998年12月推出2.2版本,PCI总线特点,高性能：时钟频率33MHz，传输速率每秒132/264MB线性突发传输：支持突发数据传输周期，确保总线满载数据减少存取延迟采用总线主控和同步操作不受处理器限制适用于便携式计算机、服务器等各种机型与ISA、EISA及MCA总线完全兼容预留扩展空间，具有自动配置

17、功能,工作站的PCI系统结构图,13.6.1 PCI总线连接器,PCI总线规范定义了5V和3.3V两种工作电源电压连接器有32位和64位两种5V的连接器用于3.3V时，需要旋转180度PCI接口卡的金手指根据需要可设计成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多种形式,32位PCI总线连接器,32位PCI总线连接器引脚序号,5V/32位连接器引脚排列,3.3V/32位连接器引脚排列,PCI总线接口信号,13.6.2 总线操作命令,13.6.3.PCI总线协议,PCI的基本总线传输机制是突发传输，包括一个地址相位和一个或多个数据相位，支持存储器和

18、I/O突发传输是指主桥电路（位于主处理器和PCI总线之间）可将针对存储器的多次访问在不影响正常操作的前提下合并为一次传输置位基地址寄存器的预取位，可将数据预取与写合并。并可区分哪些空间可合并，哪些不能合并遇到不可预取或任意范围的读操作时，停止合并I/O访问一般只有一个数据相位，因此不能突发访问,1.PCI总线的传输控制,数据传输控制信号线FRAME，主设备驱动，传输起始和结束IRDY，主设备驱动，允许插入等待周期TRDY，从设备驱动，允许插入等待周期无论主/从设备，一旦启动数据传输，就必须完成最后一次数据传输完成时，FRAME和IRDY信号均被撤消，接口信号回到空闲状态FRAME无效、而IRD

19、Y有效时，总线忙；都无效时，总线空闲一旦设置了IRDY信号，直到当前数据相位结束为止，主设备不能改变IRDY信号和FRAME信号的状态,2.PCI总线的寻址,三种地址空间：内存地址空间、I/O地址空间和配置地址空间PCI总线的每个设备都有自己的地址译码逻辑支持正向、负向两种地址译码方式正向译码：每个设备都监视地址总线上的访问地址是否落在它的地址范围内负向译码：未被其他设备在正向译码中接受的所有译码要等总线上其他所有设备都拒绝之后才能确定，总线上只能有一个设备采用此种方式。如标准扩展总线,I/O地址空间,采用全部译码在I/O访问中，AD1:0一方面用来产生DEVSEL#信号，另一方面说明传输的有

20、效字节,内存地址空间,AD31:02译码得到双字边界对齐的起始地址，每个数据周期过后地址加4，直到传输过程结束AD1:000时，突发传输顺序为地址递增方式AD1:001时，为Cache行切换方式AD1:01X时，保留,配置地址空间,IDSEL信号有效且AD1:000，则该设备被选为访问的从设备AD1:001，且译码符合某桥电路的编号，则说明配置访问是针对该桥电路后面的设备AD7:2用于选择每个设备配置空间的双字寄存器(共64个)AD10:8用于选择某个功能设备AD31:11无意义,3.字节对齐,字节使能信号说明哪些字节有效。PCI总线上不能进行字节的交换，但64位总线的主设备可交换双字数据来源

21、于可缓冲的存储器时，无论使能是否有效，须传送所有字节不支持高速缓存但支持预取的从设备，也可回送全部字节而不受字节使能信号的控制字节使能可相邻或不相邻地组合从设备必须通过发送TRDY使数据传输完成,4.PCI总线的驱动与过渡,交换周期：为避免多个设备同时驱动一个PCI信号而产生竞争，信号由一个设备驱动转换到另一个设备驱动时，中间插入的时钟周期。用双箭头表示不同信号的交换周期出现的时刻不同所有AD信号在每个地址相位和数据相位期间，都必须是稳定状态(即使未用),13.6.4 PCI总线数据传输过程,PCI总线操作时序，介绍各信号之间的约束关系当某信号以虚线画出时，则表示没有设备驱动它,PCI总线上的

22、读操作,PCI总线上的写操作,13.6.5 PCI总线仲裁机制,PCI的仲裁机制是基于访问的，而不是基于时间。采用集中仲裁方式总线管理必须为每次访问进行仲裁，主设备要访问总线，必须提出仲裁请求集中仲裁机构通常采用轮转优先级等仲裁算法,13.6.6 PCI总线其他操作,DEVSEL指示PCI设备是否被选中，并由目标设备驱动DEVSEL可在地址后1、2或3个时钟处被驱动，但不能迟后于TRDY、STOP或读数据的时钟沿,1.PCI设备的选择,1.PCI设备的选择（续）,若FRAME有效后的3个周期内没有DEVSEL#，则负向译码设备可置DEVSEL有效而占用总线在非配置命令中，设备先用FRAME认可

23、AD线上的信息，后才能设置DEVSEL信号在配置命令中，设备用FRAME和ADl:0认可IDSEL后再设置DEVSEL,设备选择时序,2.PCI总线特殊周期命令,特殊周期命令中没有明显的目标地址，而是广播给所有的设备，设备无需给出联络信号作为响应包含一个地址相位和一个数据相位。无需设备给出DEVSEL。一般不超过6个时钟周期 在地址相位中，只有命令没有地址在数据相位内，AD15:00表示信息类型；AD31:16表示选项数据,3.PCI总线配置周期,PCI设备的地址译码不能对配置空间直接寻址，而要用下面方法：片选信号。IDSEL选择PCI设备 设备选择。地址相位期间，ADl:000选择设备进行配

24、置 片内选择。AD7:2和C/BE确定双字配置寄存器地址选择AD31:11之一为IDSEL，因此可选中21个设备，未作IDSEL的线应为稳定状态,总线配置读时序,13.6.7 可编程逻辑器件实现PCI总线接口,CPLD(复杂可编程逻辑器件)或FPGA(现场可编程门阵列)的优点是具有灵活的可编程性PCI接口可以依据插卡功能进行最优化，而不必实现所有的PCI功能，这样可以节约系统的逻辑资源可以将PCI插卡上的其他用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计。当系统升级时，只需对可编程器件重新进行逻辑设计，而无需更新PCB,FPGA实现的PCI接口应用,PCI接口专用芯片,专用PCI接口芯片可以实现完整的PCI主控模块和目标模块接口功能，将复杂的PCI总线接口转换为相对简单的用户接口厂商对PCI总线接口已经进行了严格的测试，用户只要设计转换后的总线接口即可。用户可集中于应用设计，而不是调试PCI总线接口，缩短开发时间应用比较普遍的主要有AMCC公司的S5920(从)、S5933(主)，PLX公司的PCI9050、PCI9054及PCI9080等芯片,PCI应用系统,