《数字电路》课件.ppt

《《数字电路》课件.ppt》由会员分享，可在线阅读，更多相关《《数字电路》课件.ppt（53页珍藏版）》请在三一办公上搜索。

1、第8章 数字电路6,内容要点:寄存器、计数器,目的要求：理解寄存器工作原理；理解二进制、十进制异步加法计数器的工作原理；了解同步计数器，掌握异步计数器的逻辑状态表和时序分析；了解集成计数器74LS290的逻辑结构、功能和应用。,重点：寄存器的逻辑状态表和时序分析。二进制异步加法计数器、十进制同步、异步加法计数器的逻辑状态表和时序分析。难点：同步加法计数器的工作原理；同步加法计数器的工作原理。,9.2寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,9.2.1 数码寄存器,仅有寄存数码的

2、功能。,清零,寄存指令,通常由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,动画,清零,寄存指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,9.2.2 移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,F3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,动画,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,动画,左移寄存器波形图,1,1,1,1,1,

3、1,0,待存数据,1011存入寄存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,动画,右移移位寄存器,串行输出,2.并行、串行输入/串行输出寄存器,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,3.双向移位寄存器：,既能左移也能右移。,&,.,RD,C,S,左移输入,待输数据由 低位至高 位依次输入,待输数据由高位至低位依次输入,1,0,1,右移输入,移位控制端,&,&,&,动画,右移串行输入,左移串行输入,9.3 计数器,计数器是数字电路和计算机中广泛应用的

4、一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,9.3.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1.异步二进制加法计数器,异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0

5、7 1 1 18 0 0 0,脉冲数(C),二进制加法计数器状态表,从状态表可看出：最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时，要产生进位信号,这个进位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿触发翻转,当相邻低位触发器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步。,用D触发器构成三位二进制异步加法器,2、若构成减法计数器C又如何连接？,思考,1、各触发器C应如何连接？,各D触发器已接成T触发器，即具有

6、计数功能,2.同步二进制加法计数器,异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲数(C),二进制加法计数器状态表,最低位触发器F0每来一个脉冲就翻转一次；,F1：当Q0=1时，再来一个脉冲则翻转一次；,F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。,四

7、位二进制同步加法计数器级间连接的逻辑关系,触发器翻转条件,J、K端逻辑表达式,J、K端逻辑表达式,F0,每输入一C翻一次,F1,F2,F3,J0=K0=1,Q0=1,J1=K1=Q0,Q0=Q1=1,J2=K2=Q1 Q0,Q0=Q1=Q2=1,J3=K3=Q1 Q1 Q0,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路）,（加法）,（减法）,三位同步二进制加法计数器,计数脉冲同时加到各位触发器上，当每个到 来后触发器状态是否改变要看J、K的状态。,各触发器状态的变换和计数脉冲同步,例:分析图示逻辑电路的逻辑功能,说明其用处。设初始状态为“0

8、00”。,解：1.写出各触发器 J、K端和C端的逻辑表达式,解：当初始状态为“000”时，各触发器J、K端和C端的电平为,由表可知，经5个脉冲循环一次，为五进制计数器。,2.列写状态转换表，分析其状态转换过程,C1=Q0,由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。,异步五进制计数器工作波形,9.3.2 十进制计数器,十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用 8421编码的十进制计数器。,十

9、进制加法计数器状态表,十进制同步加法计数器,十进制计数器工作波形,9.4.3 中规模数字集成电路计数器,1.CT74LS290(T1290)二-五-十进制集成计数器,逻辑功能及外引线排列,（1）R01、R02：置“0”输入端,逻辑功能,逻辑功能及外引线排列,（1）S91、S92：置“9”输入端,逻辑功能,逻辑功能及外引线排列,计数功能,0,0,0,0,1,1,0,0,1,1,CT74LS290 功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,8421异步十进制计数器,计数状态,2.CT7

10、4LS290的应用,5421异步十进制计数器,工作波形,异步五进制计数器,工作波形,如何构成 N进制计数器,反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零，重新开始新一轮计数。利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。例：用一片CT74LS290可构成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片CT74LS290构成十以内的任意进制计数器,例：六进制计数器,例：六进制计数器,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存

11、在。,CT74LS290为异步清零的计数器,反馈置“0”实现方法:,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,C1,C0,计数脉冲,计数器清零,七进制计数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零,二片CT74LS290可构成100以内的计数器,例：二十四进制计数器,0010(2),0100(4),十位,个位,两位十进制计数器（100进制）,有两个二-五-十进制计数器，高电平清零,十位 0100(4),个位0110(6),计数脉冲,十位,个位,两位十进制计数器（100进制）,例：用一片TC74LS390构成四十六进制计数器,CT74LS192外引线排列图,CT74LS192功能表,十进制同步加/减计数器,