门电路与可编程逻辑器件.ppt
《门电路与可编程逻辑器件.ppt》由会员分享,可在线阅读,更多相关《门电路与可编程逻辑器件.ppt(87页珍藏版)》请在三一办公上搜索。
1、第5章门电路与可编程逻辑器件,概述,逻辑门电路,可编程逻辑器件,CPLD/FPGA的基本结构,VHDL描述逻辑门电路,本章小结,TTL 即 Transistor-Transistor Logic,CMOS 即 Complementary Metal-Oxide-Semiconductor,一、门电路的作用和常用类型,按功能特点不同分,按逻辑功能不同分,按电路结构不同分,输入端和输出端都用三极管的逻辑门电路。,用互补对称 MOS 管构成的逻辑门电路。,二、高电平和低电平的含义,高电平和低电平为某规定范围的电位值,而非一固定值。,高电平信号是多大的信号?低电平信号又是多大的信号?,由门电路种类等决
2、定,自20世纪60年代以来,数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类:通用型中、小规模集成电路;用软件组态的大规模、超大规模集成电路,如微处理器、单片机等;专用集成电路ASIC。为用户需要而设计的LSI或VLSI电路。可以通过VHDL硬件描述语言和专门的开发平台,将LSI或VLSI电路下载写入到PLD可编程逻辑器件上,构成单片数字集成系统或专用数字集成电路ASIC。能完成这种功能的器件就是PLD可编程逻辑器件。,三、可编程逻辑器件,5.2.1 TTL 门电路的工作原理,一、典型 TTL 与非门电路(CT54/74S系列
3、为例),除V4外,采用了抗饱和三极管,用以提高门电路工作速度。V4不会工作于饱和状态,因此用普通三极管。,输入级主要由多发射极管 V1 和基极电阻 R1 组成,用以实现输入变量 A、B、C 的与运算。VD1 VD3 为输入钳位二极管,用以抑制输入端出现的负极性干扰。正常信号输入时,VD1 VD3不工作,当输入的负极性干扰电压大于二极管导通电压时,二极管导通,输入端负电压被钳在-0.7 V上,这不但抑制了输入端的负极性干扰,对 V1 还有保护作用。,中间级起倒相放大作用,V2 集电极 C2 和发射极 E2 同时输出两个逻辑电平相反的信号,分别驱动 V3和 V5。RB、RC 和 V6 构成有源泄放
4、电路,用以减小 V5管开关时间,从而提高门电路工作速度。,输出级由 V3、V4、R4、R5和V5组成。其中 V3 和 V4 构成复合管,与 V5 构成推拉式输出结构,提高了负载能力。,VD1 VD3 在正常信号输入时不工作,因此下面的分析中不予考虑。RB、RC 和V6 所构成的有源泄放电路的作用是提高开关速度,它们不影响与非门的逻辑功能,因此下面的工作原理分析中也不予考虑。,因为抗饱和三极管 V1的集电结导通电压为 0.4 V,而 V2、V5 发射结导通电压为 0.7 V,因此要使 V1 集电结和 V2、V5 发射结导通,必须 uB1 1.8 V。,0.3 V3.6 V3.6 V,输入端有一个
5、或数个为 低电平时,输出高电平。,输入低电平端对应的发射结导通,uB1=0.7 V+0.3 V=1 V,V1管其他发射结因反偏而截止。,1 V,这时 V2、V5 截止。,V2 截止使 V1 集电极等效电阻很大,使 IB1 IB1(sat),V1 深度饱和。,V2 截止使 uC2 VCC=5 V,,5 V,因此,输入有低电平时,输出为高电平。,二、TTL 与非门的工作原理,综上所述,该电路实现了与非逻辑功能,即,3.6 V3.6 V3.6 V,因此,V1 发射结反偏而集电极正偏,称处于倒置放大状态。,1.8 V,这时 V2、V5 饱和。,uC2=UCE2(sat)+uBE5=0.3 V+0.7
6、V=1 V,使 V3 导通,而 V4 截止。,1 V,uY=UCE5(sat)0.3 V 输出为低电平,因此,输入均为高电平时,输出为低电平。,0.3 V,V4 截止使 V5 的等效集电极电阻很大,使 IB5 IB5(sat),因此 V5 深度饱和。,倒置放大,TTL 电路输入端悬空时相当于输入高电平。,输入均为高电平时,输出低电平,VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通,使uB1=1.8 V。,深,注意,图示电路为两个非门的输出端直接连接的情况。其输出与输入间的关系为,两个逻辑门输出端相连,可以实现两输出相与的功能,称为线与。在用门电路组合各种逻辑电路时,如果能将输出端
7、直接并接,有时能大大简化电路。,前面介绍的推拉式输出结构的TTL门电路是不能将两个门的输出端直接并接的。,三、其他功能的 TTL 门电路,两个与非门输出 直接相连接的情况,如图所示的连接中,如果Y1输出为高电平,Y2输出为低电平,由于推拉式输出级总是呈现低阻抗,因此将会有一个很大的负载电流流过两个输出级,该电流远远超过正常工作电流,甚至会损坏门电路。,为了使TTL门能够实现线与,把输出级改为集电极开路的结构,简称OC门。,使用时需外接上拉电阻 RL,即 Open collector gate,简称 OC 门。,常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上
8、发展出来的,TTL 与非门的上述特性对这些门电路大多适用。,VC 可以等于 VCC也可不等于 VCC,(一)集电极开路与非门,1.电路、逻辑符号和工作原理,输入都为高电平时,V2 和 V5 饱和导通,输出为低电平 UOL 0.3 V。输入有低电平时,V2和 V5 截止,输出为高电平 UOH VC。因此具有与非功能。,工作原理,相当于与门作用。因为 Y1、Y2 中有低电平时,Y 为低电平;只有 Y1、Y2 均为高电平时,Y才为高电平,故 Y=Y1 Y2。,2.应用,(1)实现线与,两个或多个 OC 门的输出端直接相连,相当于将这些输出信号相与,称为线与。,只有 OC 门才能实现线与。普通 TTL
9、 门输出端不能并联,否则可能损坏器件。,注意,(2)驱动显示器和继电器等,例 下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF=2V,正向工作电流 IF=10 mA,为保证电路正常工作,试确定 RC 的值。,解:为保证电路正常工作,应满足,因此RC=270,分析:该电路只有在 A、B 均为高电平,使输出 uO 为低电平时,LED 才导通发光;否则 LED 中无电流流通,不发光。要使 LED 发光,应满足IRc IF=10 mA。,(3)实现电平转换,TTL 与非门有时需要驱动其他种类门电路,而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应负
10、载门对电平的要求。,OC 门的 UOL 0.3V,UOH VDD,正好符合 CMOS 电路 UIH VDD,UIL 0的要求。,即 Tri-State Logic 门,简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。,0,1,1,0,0.3V,1V,导通,截止,截止,另一方面,V1 导通,uB1=0.3V+0.7V=1V,V2、V5 截止。,这时,从输出端 Y 看进去,对地和对电源 VCC 都相当于开路,输出端呈现高阻态,相当于输出端开路。,1V,导通,截止,截止,Z,这时 VD 导通,使 uC2=0.3 V+0.7 V=1 V,使 V4 截止。,(二)三态输出门,1.电路、逻辑
11、符号和工作原理,工作原理,综上所述,可见:,(二)三态输出门,1.电路、逻辑符号和工作原理,EN 即 Enable,2.应用,(2)构成双向总线,TTL 集成门的类型很多,那么如何识别它们?各类型之间有何异同?如何选用合适的门?,TTL数字集成电路的各种系列和主要参数,1.各系列 TTL 数字集成电路的比较与选用,用于民品,用于军品,具有完全相同的电路结构和电气性能参数,但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。,按工作温度和电源允许变化范围不同分为,向高速发展,向低功耗发展,按平均传输延迟时间和平均功耗不同分,向减小功耗-延迟积发展,措施:增大电阻值,措施:(1)采
12、用 SBD 和抗饱和三极管;(2)采用有源泄放电路;(3)减小电路中的电阻值。,其中,LSTTL 系列综合性能优越、品种多、价格便宜;ALSTTL 系列性能优于 LSTTL,但品种少、价格较高,因此实用中多选用 LSTTL。,CT74 系列(即标准 TTL),集成门的选用要点,(1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。,实物图片,双列直插 14 引脚四 2 输入与非门,2.TTL数字集成电路的主要参数,1.TTL与非门的电压传输特性和噪声容限,输出电压随输入电压变化的特性,uI 较小时工作于AB 段,这时 V2、V5 截止,V3、V4 导通,输出恒为
13、高电平,UOH 3.6V,称与非门工作在截止区或处于关门状态。,uI 较大时工作于 BC 段,这时 V2、V5 工作于放大区,uI 的微小增大引起 uO 急剧下降,称与非门工作在转折区。,uI 很大时工作于 CD 段,这时 V2、V5 饱和,输出恒为低电平,UOL 0.3V,称与非门工作在饱和区或处于开门状态。,下面介绍与电压传输特性有关的主要参数:,有关参数,标准高电平 USH,当 uO USH 时,则认为输出高电平,通常取 USH=3 V。,标准低电平 USL,当 uO USL 时,则认为输出低电平,通常取 USL=0.3 V。,关门电平 UOFF,保证输出不小于标准高电平USH 时,允许
14、的输入低电平的最大值。,开门电平 UON,保证输出不高于标准低电平USL 时,允许的输入高电平的最小值。,阈值电压 UTH,转折区中点对应的输入电压,又称门槛电平。,USH=3V,USL=0.3V,UOFF,UON,UTH,近似分析时认为:uI UTH,则与非门开通,输出低电平UOL;uI UTH,则与非门关闭,输出高电平UOH。,噪声容限越大,抗干扰能力越强。,指输入低电平时,允许的最大正向噪声电压。UNL=UOFF UIL,指输入高电平时,允许的最大负向噪声电压。UNH=UIH UON,输入信号上叠加的噪声电压只要不超过允许值,就不会影响电路的正常逻辑功能,这个允许值称为噪声容限。,2.输
15、入负载特性,ROFF 称关门电阻。RI ROFF 时,相应输入端相当于输入低电平。对 STTL 系列,ROFF 700。,RON 称开门电阻。RI RON 时,相应输入端相当于输入高电平。对 STTL 系列,RON 2.1 k。,不同 TTL 系列,RON、ROFF 不同。,相应输入端相当于输入低电平,也即相当于输入逻辑 0。,逻辑0,因此 Ya 输出恒为高电平 UOH。,相应输入端相当于输入高电平,也即相当于输入逻辑 1。,逻辑1,因此,可画出波形如图所示。,解:图(a)中,RI=300 ROFF 800,图(b)中,RI=5.1 k RON 3 k,3.负载能力,负载电流流入与非门的输出端
16、。,负载电流从与非门的输出端流向外负载。,输入均为高电平,输入有低电平,输出为低电平,输出为高电平,灌电流负载,拉电流负载,不管是灌电流负载还是拉电流负载,负载电流都不能超过其最大允许电流,否则将导致电路不能正常工作,甚至烧坏门电路。,实用中常用扇出系数 NOL 表示电路负载能力。,门电路输出低电平时允许带同类门电路的个数。,推拉输出电路的作用,推拉输出电路的主要作用是提高带负载能力。当电路处于关态时,输出级工作于射极输出状态,呈现低阻抗输出;当电路处于开态时,V5处于饱和状态,输出电阻也很低。因此在稳态时,电路均具有较低的输出阻抗,大大提高了带负载能力。,推拉输出电路和多发射极晶体管大大提高
17、了电路的开关速度。一般TTL与非门的平均延迟时间可以缩短到几十纳秒。,由于三极管存在开关时间,元、器件及连线存在一定的寄生电容,因此输入矩形脉冲时,输出脉冲将延迟一定时间。,4.传输延迟时间,输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。,输入电压波形上升沿 0.5 UIm 处到输出电压下降沿 0.5 Uom处间隔的时间称导通延迟时间 tPHL。,平均传输延迟时间 tpd,tPHL,tPLH,tpd 越小,则门电路开关速度越高,工作频率越高。,5.功耗-延迟积,常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称功耗 延迟积)来综
18、合评价门电路的性能,即M=P tpd,性能优越的门电路应具有功耗低、工作速度高的特点,然而这两者矛盾。,M 又称品质因素,值越小,说明综合性能越好。,2.TTL 集成逻辑门的使用要点,(1)电源电压用+5 V,,74 系列应满足 5 V 5%。,(2)输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用,但同一时刻只能有一个门工作,其他门输出处于高阻状态。,集电极开路门输出端可并联使用,但公共输出端和电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。输出电流应小于产品手册上规定的最大值。,3.多余输入端的处理,与门和与非门的多
19、余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平,做实验时与门和与非门等的多余输入端可悬空,但使用中多余输入端一般不悬空,以防止干扰。,或门和或非门的多余输入端接逻辑 0或者与有用输入端并接,解:,OC 门输出端需外接上拉电阻,RC,5.1k,Y=1,Y=0,RI RON,相应输入端为高电平。,510,RI ROFF,相应输入端为低电平。,(一)电路基本结构,要求VDD UGS(th)N+UGS(th)P且 UGS(th)N=UGS(th)P,UGS(th)N,增强型 NMOS 管开启电压,增
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 门电路 可编程 逻辑 器件

链接地址:https://www.31ppt.com/p-5009912.html