半导体集成电路第1章.ppt

《半导体集成电路第1章.ppt》由会员分享，可在线阅读，更多相关《半导体集成电路第1章.ppt（40页珍藏版）》请在三一办公上搜索。

1、第一章 集成电路中的晶体管及寄生效应,内容提要,1.集成电路的基本概念、历史、发展2.集成电路中的元器件结构3.EM模型4.有源寄生效应及对策5.无源寄生效应6.集成电路中的晶体管模型,第1章 集成电路中的晶体管及寄生效应,为什么要研究寄生效应？1、IC中各元件均制作于同一衬底，注定了元件与元件之间，元件与衬底之间存在寄生效应。2、某些寄生效应是分立电路没有 的，因此研究IC就必须了解这些寄生效应，产生寄生效应的原因，减弱或消除寄生效应的方法，避免影响电路的性能。,3、可能的情况下，可以利用某些寄生效应构成电路所需的元件，简化设计线路。为全面了解寄生效应，必须熟悉IC的制造工艺及其元件的结构与

2、形成。,1-1 典型的TTL工艺及 晶体管结构,典型的TTL工艺与平面晶体管工艺大致相同，主要差别在于“隔离”及“隐埋”。1、隔离IC中，各元件均制作在硅衬底上，首先必须使各元件之间实现电隔而相互独立，因此需引入“隔离”工艺，在硅片上形成一个个相互绝缘的小区域，再在这些小区域内制作元件，这些小区域称“隔离区”或“隔离岛”。,隔离的方法通常有PN结隔离，介质隔离，PN结介质混合隔离。目前，最简单、最低廉，也最常用的为PN结隔离。隔离的方式及结构如下：,在P型Si衬底上外延淀积N型外延层。再有选择地扩散出P型隔离框，将N型外延层围成一个个独立的隔离岛，隔离框的扩散深度大于外延层厚度。这样隔离岛与衬

3、底及隔离框形成一个PN结，称衬底结或隔离结。将衬底S接最低电位。则VAS或VBS0。即隔离PN结总是处于零偏或反偏状态，仅存在微小的漏电流，故隔离岛A、B处于电隔离状态。,2、隐埋 现在我们观察一个IC中的晶体管结构，在计算rcs时有：rcs=rc1+rc2+rc3,其中rc2的截面积小，长度长，在rcs中占有主要地位，欲减小的rcs，则主要应减小rc2。在IC制造过程引入隐埋工艺，在淀积外延层之前，在制造晶体管的位置上，预先对衬底进行高掺杂的n+扩散，以作为集电极的电流通道，这一工艺过程称隐埋工艺，相应的n+区域称隐埋层。加隐埋层后，rcs在2060之间，取决于晶体管的面积。,3、典型的TT

4、L工艺过程,1-2：IC中的晶体管及其有源寄生效应,从前面的分析可知，IC中的晶体管是一个四层三结结构。存在有源寄生效应。准确地分析其特性需处理大量的非线性问题，非常困难，因此我们假定器件为一维结构，并引入大量的近似讨论其直流特性。为此我们从简单的PN结入手。引出埃伯斯-摩尔模型（Ebers-Moll）,一、理想的PN结二极管,克莱定理：其中:1.数学近似:V 2.3VT 时：V2.3VT 时：I=IS02.一般计算:I=0,3.工程估算:正向导通:V=VF BE结 VF 0.70.75V BC结 VF 0.60.65V 截 止:I0,二、双结晶体管的E-M模型,讨论一个两个PN结 构成的晶体

5、管。（规定结电流及结电压的正向 为PN）当两PN结相距很远时，可以为互相无影响,当两结靠得较近时，相邻两PN结存在晶体管效应,此时：其中：R：反向运用共基极短路电流增益 F:正向运用共基极短路电流增益,将A、B的数值代入，以矩阵表示 又：故：此即为双结晶体管E-M模型，以图表示：,在这里，以PN结注入电流IDE、IDC作为参考电流，故称注入型E-M模型，利用晶体管的可逆性特性:,IS是IES，ICS的公共部分，为晶体管饱和电流。,令,则,以图表示：,称传输型E-M模型,将IEC，ICC两个电流源合并，则得到非线性混合型E-M模型,三、四层三结E-M模型,将IC中的晶体管简化为四层三结的一维模型

6、,S,p,n+,p,n,B,E,C,PNP,NPN,从模型可以看出，IC中的晶体管除主晶体管外，还存在一个寄生PNP管，欲得到PNP管对NPN管影响的程度，最直观的方法是引入四层三结E-M模型，并与三层二结E-M模型进行比较，仍规定电流电压的正向为PN,且,代入I1，I2，I3的表达式表示为矩阵形式,这就是四层三结晶体管E-M模型,四、IC中晶体管的有源寄生效应,为便于分析，首先给出IC中晶体管的典型参数,并作如下简化：1、PN结正偏时：反偏时：2、几部分电流相加时，若含有 项，则其他项可忽略。3、不含 的几项电流相加时，和含ISS项相比，可忽略 IES，ICS项,按晶体管的不同工作状态讨论寄

7、生效应1、NPN管正向有源 此时：VBE0，VBC 0，VSC 0寄生晶体管截止，对NPN管基本无影响。与普通NPN管比较，仅增加了IB、IC的反向漏电流，同时增加了一项衬底电流，电路功耗增加。,2.NPN管截止 此时，VBE0，VBC 0，VSC 0，寄生晶体管截止，IE反向电流不变，IB、IC中增加了衬底漏电流IS。普通NPN管 IC中的NPN管 关断电流增大100倍，且整个电路增加了衬底漏电流。功耗增大，温度稳定性差,3.NPN管反向运用：此时，VBE0，VSC 0，寄生晶体管正向导通 IE，IB基本上无变化，IC 减小了 IS大大增加 晶体管三个端电流对衬底漏电流的比值为：当SF减小时

8、，有用电流的比值增加，故应尽量减小寄生晶体管的电流放大系数。,4NPN管饱和 此时，VBE0，VBC 0，VSC 0。在双极型数字电路中，一般都只使用一个正电源，则衬底接地，考虑一个射极接地的晶体管,S(Cp),p,n+,p,n,Bn(Ep),E,C(Bp),又,将VBC，VSC的关系代入，整理后：此时的VCE即VCES 引入饱和度,极度饱和时,而对三层结构极度饱和时,故：寄生PNP管使饱和压降下降。,物理意义：集电极电流被衬底结漏电流分流下降，故Vces下降。此时衬底漏电流较大：,均反比于Is，故应降低。,当 时，各项比值小于1。,五、降低有源寄生效应的办法,综上所述，寄生PNP管的影响主要

9、是增加漏电流，影响隔离效果。考察衬底漏电流的情况：当NPN管正向有源或截止时IS=ISS 可通过减小衬底截面积和选择有关材料的电阻率调整。当NPN管工作于反向或饱和时这部份电流很大，唯一的途径是减小SF，目前主要的措施有掺金及设置隐埋层。,1、隐埋层,设置隐埋层对PNP管的影响主要有三方面：首先：加大了寄生PNP管的基区宽度，从这一点考虑埋层必须有足够大的区域（超过npn管基区）其次：增加了NPN管基区浓度，减小了注入效率 第三：埋层杂质上推，杂质电离后，成为具有一定分布的电离中心，这一电离中心的分布形成一个向上的电场，阻碍PNP管基区内少子的运动。加埋层后，可降至13。,2、掺金,金在半导体

10、内形成有效复合中心，可显著降低载子寿命，掺金于PNP管基区内，可使SF0.01。需说明的是:a、掺金浓度不宜太高，否则会使半导体一材料的电阻率上升（类似于杂质补偿）b、掺金对NPN管和PNP管的影响不一样,例如:此时:P型基区内电子寿命 N型基区内空穴寿命 因此掺金后，尽量Au可能扩散至整个芯片内，但NPN管的值仍可控制在数字电路晶体的合理范围内=15 30,1-3：IC中晶体管的无源寄生效应,四层三结结构晶体管E-M模型描述了有源寄生效应，实际上晶体管中还存在电荷存贮效应（以电容表征）和欧姆体电阻（以电阻表征），这些以无源元件等效应称无源寄生效应。由于实际晶体管为三维结构，且存在发射极电流集

11、边效应，基区电导调制效应，有效基区扩展效应等，精确描述无源寄生效应非常困难，只能通过大量的近似获得粗略的结果。,描述无源寄生效应的典型的晶体管结构如下,1、发射极串连电阻：Rc欧姆接触系数 量纲，Se 发射极接触孔面积。对 硅接触：一般,一、寄生电阻,2、集电极串连电阻：典型值 2060 计算方法见晶体管原理3、基区电阻r b 典型值 100200 计算方法见晶体管原理,1、势垒电容 PN结压降发生变化时，空间电荷区发生变化2、扩散电容CD PN正偏时，PN结两侧少数载流子积累，发生在少子扩散区，故称扩散电容。3、延伸引线电容铝电极面积总量是大于接触孔面积，于是延伸电极通过氧化膜与其下的半导体形成MOS电容，一般小于Cj、CD，仅在高速电路中需要考虑。,二、寄生电容,三、IC中晶体管的等效模型 在数字电路中，采用掺金及隐埋工艺，使寄生PNP管退化到可以忽略的程度，这时晶体管等效模型如下,