电工电子技术课程课件组合逻辑电路.ppt

《电工电子技术课程课件组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电工电子技术课程课件组合逻辑电路.ppt（125页珍藏版）》请在三一办公上搜索。

1、组合逻辑电路,本章教学基本要求,掌握与门、或门、非门、异或门的逻辑功能。了解TTL集成与非门及电压传输特性和主要参数，了解CMOS门电路的特点，了解三态门的概念。掌握逻辑代数的基本运算法则和应用逻辑代数分析简单的组合逻辑电路。了解加法器、8421编码器和二进制译码器的工作原理，以及七段LED显示译码驱动器的功能。本章讲授学时:5学时 自学学时:10学时,主要内容,逻辑代数与逻辑门 组合逻辑电路 逻辑门应用电路 本章小结,逻辑代数与逻辑门电路,数制与码制 逻辑运算与逻辑门电路 逻辑代数的运算法则 逻辑函数的表示与化简,数制与码制(1),概述,按物理量的变化规律的特点，可将其分为两大类：数字量和模

2、拟量。,模拟量在时间上或数值上是连续的。,正弦波信号,锯齿波信号,模拟信号表示模拟量的信号。,数制与码制(2),数字量在时间上和数量上都是离散的。,数字信号表示数字量的信号。,数字电路工作在数字信号下的电子电路。在数字电路中，晶体管工作在开关状态，即工作在截止和饱和状态；注重研究输入输出间的逻辑关系，主要的工具是逻辑代数，电路的功能用真值表、逻辑函数式和波形图表示。,脉冲信号,数制与码制(3),数制与码制,数制多位数码中每一位的构成方法和从低位到高位的进位规则称为数制。十进制、二进制、八进制、十六进制,数制与码制(4),数制与码制,十进制,以10为基数的计数体制,表示数的十个数码：(0 9),

3、表示方法：用10的幂相加表示,特点：逢十进一,故称为十进制。,称：10i权（进位基数的幂）,数制与码制(5),数制与码制,二进制数以2为基数的计数体制,特点：逢二进一，所以叫二进制。,称：2i权（进位基数的幂）,表示方法：用2的幂相加表示,表示的数码：1和0,数制与码制(6),数制与码制,任意进制数,称：R 进位基数称：Ri 权（进位基数的幂）称：Ki 为相应的系数,数制与码制(7),数制与码制数制的转换,d3、d2、d1、d0分别为相应位的二进制数码1或0。,数制与码制(8),数制与码制数制的转换,注意:二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算，而后者表示逻辑关系。二进制加

4、法为1+1=10，而逻辑加则为1+1=1,数制与码制(9),数制与码制数制的转换,0.67521.35取整数1(d-1)0.35 2=0.7 取整数0(d-2)0.7 2=1.4 取整数1(d-3)0.4 2=0.8 取整数0(d-4)0.82=1.6 取整数1(d-5)0.6 2=1.4 取整数1(d-6),高位,低位,数制与码制(10),数制与码制码制,在数字电路中，将用来区分不同的事物的一种数码称为代码，它不具有数量大小的含义。为每个事物编制代码，即为编码。为便于记忆和处理，在编码时总要遵循一定的规则，这些规则就叫做码制。,编码可以有多种，数字电路中所用的主要是二十进制码（BCD码）。B

5、CDBinary Coded Decimal,数制与码制(11),数制与码制码制,二进制代码,若需要编码的信息数量为N，则用作代码的二进制数的位数n应该满足,数制与码制(12),数制与码制几种常见的二进制编码,数制与码制(13),数制与码制几种常见的二进制编码,8421码：代码中从左到右每一位的1分别表示十进制数8、4、2、1。每一位的1代表的十进制数称为这一位的权。将二进制代码各位分别与其权相乘后加起来，结果就是该代码所代表的十进制数。如代码1000表示十进制数18+04+02+01=8。,5421码：代码中从左到右每一位的权分别是5、4、2、1。如代码1000表示十进制数15+04+02+

6、01=5。,2421码：代码中从左到右每一位的权分别是2、4、2、1。如代码1011表示十进制数12+04+12+11=5。,余3码：若把每一个余3码看作4位二进制数，则它的数值比它所代表的十进制数码多3。如0101代表十进制数2。,逻辑运算与逻辑门电路(1),概述,开关电路应用的电子器件是数字电路的基本元件。它只有接通和断开两种状态，所以，只有两种取值“0”和“1”，我们把这种二值变量称为逻辑变量。数字电路的输入信号和输出信号之间的关系称为逻辑关系或逻辑函数。数字电路所进行的二值运算就叫逻辑运算，研究这种运算规律的数学叫逻辑代数（布尔代数）。所以，数字电路也称为逻辑电路。,逻辑运算与逻辑门电

7、路(2),1.与运算及“与”门电路,决定事件F的所有条件A和B都满足时，事件F才发生,则称逻辑函数F是逻辑变量A和B的“逻辑与”。,“与门”的逻辑电路,设开关通为“1”，断为“0”灯亮为“1”，暗为“0”,逻辑表达式：,F=AB=AB,真值表：,逻辑运算与逻辑门电路(3),1.与运算及“与”门电路,逻辑门符号：,逻辑真值表：,运算规则,与逻辑门电路,逻辑表达式：,逻辑运算与逻辑门电路(4),2.或运算及“与”门电路,决定事件F的所有条件A和B只要有一个或一个以上得到满足时，事件F就发生，则称逻辑函数F是逻辑变量A和B的“逻辑或”。,设开关通为“1”，断为“0”灯亮为“1”，暗为“0”,真值表:

8、,逻辑表达式：,F=A+B,逻辑运算与逻辑门电路(5),2.或运算及“与”门电路,逻辑表达式：,或逻辑门电路,逻辑门符号：,逻辑真值表：,运算规则,逻辑运算与逻辑门电路(6),3.非运算及“非”门电路,决定事件F的条件A不具备时，事件F才发生，则称逻辑函数F是逻辑变量A的“逻辑非”。,真值表：,逻辑表达式：,设开关通为1，断为0 灯亮为1，灯为0,逻辑运算与逻辑门电路(7),3.非运算及“非”门电路,逻辑表达式：,非逻辑门电路,逻辑门符号：,逻辑真值表：,运算规则,逻辑运算与逻辑门电路(8),二极管“与门”电路,电路:,符号:,74LS0874LS09等,表达式:F=ABC,逻辑运算与逻辑门电

9、路(9),二极管“与门”电路,工作原理:,符号:,表达式:F=ABC,有低出低，全高出高,真值表：,逻辑运算与逻辑门电路(10),二极管“或门”电路,电路:,符号:,74LS32,逻辑运算与逻辑门电路(11),二极管“或门”电路,工作原理:,有高出高,全低出低,表达式:F=A+B+C,真值表:,逻辑运算与逻辑门电路(12),三极管“非门”电路,工作原理:,高出低,低出高,真值表:,逻辑表达式为,嵌位二极管,逻辑运算与逻辑门电路(13),4.与非逻辑运算及“与非”门,逻辑函数表达式:,逻辑门符号:,真值表:,工作原理：,全“1”出“0”，有“0”出“1”,逻辑运算与逻辑门电路(14),5.或非逻

10、辑运算及“或非”门,逻辑函数表达式:,逻辑门:,真值表:,工作原理：,全“0”出1”，有“1”出“0”,逻辑运算与逻辑门电路(15),6.与或非逻辑运算及“与或非”门,逻辑表达式:,与或非逻辑门:,逻辑运算与逻辑门电路(16),7.异或逻辑运算及“异或”门,逻辑表达式：,符号：,真值表：,逻辑规则：只有当A、B取值相异时（即A=1,B=0或A=0,B=1),函数F的取值为1,否则为0。,逻辑运算与逻辑门电路(17),8.同或逻辑运算及“同或”门,逻辑表达式：,符号：,真值表：,逻辑规则：只有当A、B取值相同时（即A=1,B=1或A=0,B=0),函数F的取值为1,否则为0。,=A B,逻辑运算

11、与逻辑门电路(18),9.三态门,三态门就是指具有三种输出状态的门电路，即：它除了可输出高电平和低电平以外，还可以有第三种输出状态高阻态（也称禁止状态）。此时，输出端相当于悬空，和所有电路断开。,控制信号输入端：EN 称为使能端。,逻辑符号：,高电平使能,低电平使能,逻辑运算与逻辑门电路(19),9.三态门,高电平使能,低电平使能,真值表：,逻辑运算与逻辑门电路(20),正逻辑与负逻辑,高电平=1，低电平=0 正逻辑,高电平=0，低电平=1 负逻辑,可以证明正负逻辑函数间满足对偶关系。,除特别声明以外，本书都采用正逻辑。,逻辑代数的运算法则(1),基本法则,0A=0,1A=A,AA=A,A=0

12、,0+A=A,1+A=1,A+A=A,A+=1,逻辑代数的运算法则(2),基本定理,定理1 交换律,定理2 结合律,定理3 分配律,定理4 吸收律,定理5 对和律,定理6 反演律,逻辑代数的运算法则(3),基本规则,任意一个逻辑等式，如果将等式中所有出现某一变量的地方，都用同一个逻辑函数去置换，则此等式仍然成立。,2.反演规律,1.代入规则,逻辑代数的运算法则(3),基本规则,3.对偶规则,对任意一个逻辑函数F，如果将其中的“”变成“+”，“+”变成“”；“0”变成“1”；“1”变成“0”所得到的新的逻辑函数F称为原函数的对偶式。,逻辑函数的表示与化简(1),逻辑函数的表示方法,逻辑函数化简方

13、法,逻辑函数的表示与化简(2),逻辑函数的表示方法,逻辑变量和函数都仅有0和1两种取值。任何一件具体的因果关系都可用一个逻辑函数描述。,逻辑函数式,逻辑函数的表示与化简(3),逻辑函数的表示方法,逻辑真值表,逻辑真值表逻辑真值表简称真值表，是将输入变量所有的取值下对应的输出值找出来，以表格形式一一对应地列出。,逻辑函数的表示与化简(4),逻辑函数的表示方法,逻辑图把逻辑函数中各变量之间的与、或、非等逻辑关系用图形符号和连线表示出来。,逻辑图,逻辑函数的表示与化简(5),逻辑函数的表示方法,将n个变量的全部最小项各用一个小方块表示，并且将逻辑相邻的最小项排列在相邻的几何位置上，所得到的阵列图就叫

14、做n变量最小项的卡诺图。,卡诺图,逻辑函数的表示与化简(6),逻辑函数的化简方法,1.并项法,逻辑函数的表示与化简(7),逻辑函数的化简方法,2.吸收法,3.消去法,逻辑函数的表示与化简(8),逻辑函数的化简方法,4.配项法,逻辑函数的表示与化简(9),例题分析,例1 化简,采用并项法,左式=右式,例2 证明,逻辑函数的表示与化简(10),例题分析,证毕,例3 证明,逻辑函数的表示与化简(11),卡诺图化简,1.逻辑函数的两种标准形式最小项和最大项,最小项在n变量逻辑函数中，若乘积项m包含所有n个变量，而且在m中每个变量只能以原变量或反变量的形式出现一次，且仅出现一次。则称m为该组变量的最小项

15、。例如,000、001、010、011、100、101、110、111，依次将最小项记作m0m7。如m7表示最小项ABC。,n变量有2n个最小项。如3变量有23=8个最小项,逻辑函数的表示与化简(12),卡诺图化简,1.逻辑函数的两种标准形式最小项和最大项,最小项的性质：对输入变量的任一取值组合，必有且仅有一个最小项为1。所有最小项之和为1。任意两最小项的乘积为0。若两个最小项只有一个因子互反、其它相同，则称它们逻辑相邻。逻辑相邻的两个最小项相加后，可合并为一项并消去互反的因子。,逻辑函数的表示与化简(13),卡诺图化简,1.逻辑函数的两种标准形式最小项和最大项,最大项在n变量逻辑函数中，若M

16、为n个变量之和，而且在M中每个变量只能以原变量或反变量的形式出现一次，且仅出现一次。则称M为该组变量的最大项。例如,000、001、010、011、100、101、110、111，依次将最大项记作M0M7。如M4表示最大项。,逻辑函数的表示与化简(14),卡诺图化简,1.逻辑函数的两种标准形式最小项和最大项,逻辑函数的表示与化简(15),卡诺图化简,2.逻辑函数的最小项之和形式,如,可化为,利用A+=1可把任一个逻辑函数化为最小项之和的标准形式。这种标准形式广泛应用于逻辑函数化简及计算机辅助分析和设计中。,逻辑函数的表示与化简(16),卡诺图化简,3.逻辑函数的最大项之积形式,任何一个逻辑函数

17、都可以化成最大项之积的标准形式。,由反演定理得,逻辑函数的表示与化简(17),卡诺图化简,4.逻辑函数的卡诺图表示法表示最小项的卡诺图,逻辑函数的表示与化简(18),卡诺图化简,4.逻辑函数的卡诺图表示法表示最小项的卡诺图,卡诺图的排列规则,逻辑函数的表示与化简(19),卡诺图化简,5.用卡诺图表示逻辑函数,步骤：将逻辑函数化为最小项之和形式,将卡诺图中与mi对应的最小项的位置填1,而将mi以外的位置填0。,逻辑函数的表示与化简(20),卡诺图化简,5.用卡诺图表示逻辑函数,逻辑函数的表示与化简(21),卡诺图化简,5.用卡诺图表示逻辑函数,画出4变量卡诺图，在对应于mi（i=1，4，6，8，

18、9，10，11，15）的最小项的位置上填1，在其余位置上填0，则可得表示Y的卡诺图。,逻辑函数的表示与化简(22),卡诺图化简,5.用卡诺图表示逻辑函数,例2：已知逻辑函数Y的卡诺图如下，试写出该逻辑式。,函数Y等于卡诺图中填入1的那些最小项之和,逻辑函数的表示与化简(23),卡诺图化简,5.用卡诺图化简逻辑函数,用卡诺图化简逻辑函数也称图形化简法，其基本原理就是逻辑相邻的最小项相加，可消去互反的因子。,合并最小项的规则,例：化简,逻辑函数的表示与化简(24),卡诺图化简,将逻辑相邻的最小项两两圈起来，称为卡诺圈。,分别将4个卡诺圈中的两个最小项相加，可消去互反的因子、只剩下相同的因子。,逻辑

19、函数的表示与化简(25),卡诺图化简,将4个逻辑相邻的最小项圈成一个卡诺圈，合并后将消去两个变量。,逻辑函数的表示与化简(26),卡诺图化简,若是8个逻辑相邻的最小项圈成1个卡诺圈，合并将会消去三个变量、只剩下8个最小项中的公共因子。,逻辑函数的表示与化简(27),卡诺图化简,只能是2n个（2、4、8）逻辑相邻且组成矩形的1才能圈为一个卡诺圈，3个、6个1不能圈，不排成一个矩形不能圈。,逻辑函数的表示与化简(28),卡诺圈越大越好，2n（n是正整数）个1组成的卡诺圈，合并后将消去n个变量；而卡诺圈的个数越少越好，因一个卡诺圈将合并为一项，故卡诺圈的个数越少，最后得到的函数式的项数越少。两者结合

20、，最后得到最简化的函数式。,所有逻辑相邻的1都要圈完（不能漏圈）。,每一个新卡诺圈中必须至少有一个1不曾被前面的卡诺圈所包含，才是独立的。若两卡诺圈完全相同，则不会起化简作用。因为A+A=A。,逻辑函数的表示与化简(29),卡诺图化简法的步骤,将函数化为最小项之和形式。画出表示该逻辑函数的卡诺图。根据圈卡诺圈合并最小项的规则，画出各卡诺圈。每个卡诺圈合并为一个乘积项，将各乘积项相加，得最简函数式。,逻辑函数的表示与化简(30),卡诺图化简举例,例1：用卡诺图法化简逻辑函数,逻辑函数的表示与化简(31),卡诺图化简举例,逻辑函数的表示与化简(32),逻辑函数的表示与化简(33),卡诺图化简举例,

21、某个最小项多次重复出现，算一次1就可以了。A+A=A,例3：用卡诺图化简,依据“圈尽可能大，圈的个数尽可能少”的基本规则圈卡诺圈；合并各卡诺圈中的最小项，将各合并结果相加，得最简式。,逻辑函数的表示与化简(34),卡诺图化简举例,例4：已知函数Y的卡诺图如下，试将Y化简。,组合逻辑电路(1),概述,分析组合逻辑电路 设计组合逻辑电路,组合逻辑电路(2),组合逻辑电路的分析,分析组合逻辑电路的步骤大致如下：,组合逻辑电路(3),组合逻辑电路的分析,例1：分析图示逻辑电路的逻辑功能,解：1.由逻辑图写出逻辑式：,组合逻辑电路(4),组合逻辑电路的分析,例1：分析图示逻辑电路的逻辑功能,2.由逻辑式

22、写出逻辑真值表：,异或逻辑真值表,3.分析逻辑功能得出门电路：,异或逻辑门,组合逻辑电路(5),组合逻辑电路的分析,例2：分析图示逻辑电路的逻辑功能,组合逻辑电路(6),组合逻辑电路的分析,例2：分析图示逻辑电路的逻辑功能,选通电路:M=1时，Y=A；M=0时，Y=B。,组合逻辑电路(7),组合逻辑电路的设计,设计组合逻辑电路的步骤大致如下：,组合逻辑电路(8),组合逻辑电路的设计,例2：试设计一逻辑电路供三人（A、B、C）投票使用，每人有一电键，如果他赞成，就按电键，表示“1”，如果他不赞成，就不按电键，表示“0”。表决结果用指示灯来表示，如果多数赞成，则指示灯亮，F=1；反之不亮，F=0。

23、,解：1.分析题意列出逻辑状态表,该题共有三人参加投票，所以应该有8种组合，如下表。,组合逻辑电路(9),组合逻辑电路的设计,F=1只有4种,a.由表中F=1列写,c.各种组合之间是或的逻辑关系。,b.对一种组合而言，输入变量是“与”逻辑关系。对应于F=1的项，如果输入变量为1，则用变量本身（如A），如输入变量为“0”，则取其反项（如），而后取乘积项。,组合逻辑电路(10),组合逻辑电路的设计,2.由逻辑状态表列写逻辑式,3.变化和简化逻辑式,组合逻辑电路(11),组合逻辑电路的设计,4.由逻辑式画出逻辑图,可见有两种方法构成逻辑电路：,组合逻辑电路(12),组合逻辑电路的设计,在逻辑电路中，

24、与非门是基本元件之一，所以，常常要求逻辑功能用与非门实现。,逻辑门应用电路,半加器和全加器 编码器 译码器和数字显示,半加器和全加器(1),加法器是用数字电路实现算术加法的电路。数字电路的加法器就是实现二进制的加法运算。,根据加法器完成的功能，可分为半加器和全加器两种。,半加器和全加器(2),半加器,不考虑从低位来的进位数，这种加法运算称为半加器。,半加器和全加器(3),半加器,由状态表可写出Si=1和Ci=1,由逻辑函数式可画出半加器的逻辑电路,半加器逻辑符号,半加器和全加器(4),全加器,把从低位来的进位也相加，这种加法运算称为全加器。,半加器和全加器(5),全加器,由状态表，写出Si=1

25、和Ci=1,半加器和全加器(6),全加器,由逻辑函数式可画出逻辑电路如图：,全加器的逻辑符号,半加器和全加器(7),例题分析,计算1101+1101(用全加器实现）,C0 Ci,A3,B3,S3,C3,C0 Ci,C2,C0 Ci,C1,C0 Ci,C0,S2,S1,S0,A2,B2,A1,B1,A0,B0,1 1,0,1,0 0,1,0,0,1 1,1,1 1,1,1,结果为1101+1101=11010,编码器(1),用数字或某种文字和符号来表示某一对象或信号的过程称为编码。n位二进制代码有2n种可以表示2n个信号。,编码器(2),三位二进制编码器的设计,步骤：（1）确定编码的位数（2）列

26、编码表（3）由编码表写出逻辑式（4）由逻辑式画出辑逻图,编码器(3),三位二进制编码器的设计,（1）确定编码的位数,对于m个状态进行编码，则 m 2n，n为整数。,当n3时,最多可表示的状态为238，个数（07）,编码器(4),三位二进制编码器的设计,（2）列编码表其中I0I7为八个输入。Y0Y2为输出。,编码器(5),三位二进制编码器的设计,(3)由编码表写出逻辑式,按取值为1列写,因为我们通常使用与非门，所以，或的关系要化成与非逻辑关系。,编码器(6),三位二进制编码器的设计,(4)由逻辑式画出辑逻图,编码器(7),二-十进制编码器的设计,设计编码器的过程如下(1)确定二进制代码的位数（对

27、于m个状态进行编码，则 m 2n。n为整数。）(2)列编码表.(3)由编码表写出逻辑式(4)由逻辑式画出逻辑图（一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非”形式的逻辑式）,编码器(8),二-十进制编码器的设计,(1)确定二进制代码的位数（对于m个状态进行编码，则 m 2n。n为整数。）,二-十进制编码器是将十进制的十个数码0、l、2、3、4、5、6、7、8、9编成二进制代码的电路。这二进制代码又称二-十进制代码,简称BCD码。,三位二进制代码只有八种状态(组合),所以输出的是四位(2n10,取n4)二进制代码。,编码器(9),二-十进制编码器的设计,(2)列编码表:将待编码的

28、状态量用对应的二进制代码进行定义(这种对应关系是人为的),并形成表格.一般采用的方案都应是便于记忆的.,编码器(11),二-十进制编码器的设计,(3)由编码表写出逻辑式（写出各输出量对应于输入量的逻辑关系式。）,(4)由逻辑式画出逻辑图,8421码 编码器,译码器和数字显示(1),概述,译码是将二进制代码(输入)按其编码时的原意译成对应的信号或十进制数码(输出)。根据功能的不同，译码器分为通用译码器和显示译码器两类。显示译码器是将数字或符号的二进制代码(输入)按其原意译成对应的信号或十进制数码(输出)的逻辑电路,用于驱动各类显示器件.,译码器和数字显示(2),概述,译码过程：(1)列出译码器的

29、状态表；(2)由状态表写出逻辑表达式；(3)由逻辑式画出逻辑图。,译码器和数字显示(3),二进制译码器,(1)列出译码器的状态表；,要求对应于输入代码的每一状态，八个输出信号只有一个为1，其余为0。,译码器和数字显示(4),二进制译码器,(2)由状态表写出逻辑式；,译码器和数字显示(5),二进制译码器,(3)由逻辑式画出逻辑图；,译码器和数字显示(6),二-十进制显示译码器,将“8421”二十进制代码译成用于显示十进制数的代码：常用的显示器件：半导体数码管、液晶数码管和荧光数码管等。1.半导体数码管 2.七段显示译码器,译码器和数字显示(7),半导体数码管,半导体数码管：将十进制数码分成七段，

30、每段为一发光二极管，其结构如图所示。选择不同字段发光，可显示出不同的字形。,发光二极管,半导体数码管,译码器和数字显示(8),半导体数码管的接法,半导体数码管中的七个发光二极管有共阴极和共阳极两种按法。前者，某一段接高电平时发光，后者，接低电平时发光。使用时每个管要串联限流电阻(约100),译码器和数字显示(9),七段显示译码器,将“8421”二-十进制代码译成七段显示码，状态表如下：(共阴输出),译码器和数字显示(10),七段显示译码器,BCD七段显示译码器,其功能是把输入的二十进制代码（BCD码）译成能使数码管显示出对应的十进制数的七字段信号。,例：对共阳极数码管,译码器和数字显示(11)

31、,七段显示译码器,注意：输入的BCD码是8421码，不同的码制其显示译码器也不同。对8421码，10101111的输入将无法显示正确字形。,译码器和数字显示(12),七段显示译码器,按这些逻辑关系式并增添三个控制端，集成为74LS47。,译码器和数字显示(13),七段显示译码器,：灭零输入，在DCBA=0000且=0时，输出ag全1，可将本来应显示的零熄灭。如将00013.700中小数点前、后多余的零熄灭而显示13.7会更好。,译码器和数字显示(14),七段显示译码器,：灯测试输入。当=0时，输出ag全0，数码管七段全亮，用来检查数码管各段是否正常工作。,译码器和数字显示(15),七段显示译码器,：灭灯输入/灭零输出。作输入端使用时，称灭灯输入控制端。只要=0，则ag全1，将数码管各段熄灭。作为输出端使用时，称灭零输出端。只有当DCBA=0000且=0时，则=0，即表示已将本来应显示的零熄灭。,译码器和数字显示(16),七段显示译码器,译码器和数字显示(17),七段显示译码器,74LS47可直接驱动共阳极数码管。其连接图如下。注意串限流电阻R，否则将烧坏数码管。,本章小结,知识结构,逻辑代数与逻辑门,组合逻辑电路,逻辑门 电路应用,基本 逻辑门,组合逻辑电路设计,编码器,译码及显示,逻辑函数与化简,