数字电路第三章门电路.ppt

《数字电路第三章门电路.ppt》由会员分享，可在线阅读，更多相关《数字电路第三章门电路.ppt（90页珍藏版）》请在三一办公上搜索。

1、第三章 集成逻辑门电路教学要求：1、在重点理解原理的基础上，熟练掌握各种门电路的外特性；对各种常用门电路的使用方法有深刻的了解；知道选用器件进行组合，实现实际系统的设计要求。2、各种器件的内部工作原理和结构只需了解，以能“理解”为原则。3、本章分析方法：电路图电路分析 约定逻辑定义 实现的逻辑功能,数字集成电路的分类 数字集成电路按其内部有源器件的不同可分为两类。1、双极型晶体管集成电路 晶体管晶体管逻辑(TTL）射极耦合逻辑(ECL)集成注入逻辑(I2L）2、MOS(Metal Oxide Semiconductor)集成电路 有源器件采用金属氧化物半导体场效应管，它 又可分为NMOS、PM

2、OS和CMOS等几种类型。3、TTL和CMOS集成电路特点。A、TTL集成电路工作速度快、驱动能力强，但功耗 大、集成度低；,B、MOS集成电路集成度高、功耗低。超大规模集成电 路基本上都是MOS集成电路，其缺点是工作速度略低。目前数字系统中普遍使用TTL和CMOS集成电路。4、大、中、小规模集成电路A、小规模集成电路(SSI），每片组件内包含10100个 元件(或1020个等效门)。B、中规模集成电路(MSI)，每片组件内含1001000个元件(或20100个等效门)。C、大规模集成电路(LSI)，每片组件内含1000100000个元件(或1001000个等效门)。D、超大规模集成电路(VL

3、SI)，每片组件内含100000 个元件(或1000个以上等效门)。,目前常用的逻辑门和触发器属于SSI，常用的译码器、数据选择器、加法器、计数器、移位寄存器等组件属于MSI。常见的LSI、VLSI有只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、通用和专用数字信号处理器等。此外还有专用集成电路，它分标准单元、门阵列和可编程逻辑器件PLD。PLD是近十几年来迅速发展的新型数字器件，目前应用十分广泛。,2 半导体二极管和三极管的开关特性 一、半导体二极管的开关特性 1、开关特性 半导体二极管具有单向导电性，即外加正向电压（大于阈值电压）时导通，反之截止。所以相

4、当于一个 受外加电压极性控制的开关。二极管开关电路 二极管的伏安特性,A、电路分析：设：输入信号的高电平 VIH=VCC，低电平VIL=0 二极管D为理性器件，即正向导通电阻为0，反向电阻为。1）VI=VIH 时，D 截止，VO=VOH=VCC 2）VI=VIL 时，D 导通，VO=VOL=0 可以通过输入高、低电平控制二极管的开关状态，并在输出端得到相应的高、低电平。B、门限电压（阈值电压）：通常把电压VTH称为门限电压或阈值电压。硅管的阈值电压为0.6 0.7 V，锗管的阈值电压为0.2 0.3 V。,2、限幅电路（限幅器）A、电路功能：限幅电路的功能是将输入波形的一部分传送到输出端，其余

5、部分抑制掉，可以对脉冲波形进行整形或变换。常用的有二极管串联上限限幅器、串联下限限幅器、串联双向限幅器；二极管并联上限限幅器、并联下限限幅器、并联双向限幅器。B、电路分析：限幅电路如图所示，设D工作在理想的开关状态。1）VIVREF 时，D导通，VO VI2）VIVREF 时，D截止，VO VREF 它将输入波形中瞬时电位低于VREF的部分波形抑制掉，而将瞬时波形高于VREF的部分波形传送到输出端。,限幅电平为VREF的串联下限限幅器及工作波形图注意：在限幅器中，D截止时，D上反向电压不能超过D的 反向击穿电压。,二、半导体三极管的开关特性 在脉冲与数字电路中，在大幅度脉冲信号作用下，半导体三

6、极管交替工作在截止区与饱和区，作为开关元件来使用。1、三极管的基本开关电路及电路传输特性：三极管的基本开关电路及电路传输特性如图示：,2、电路分析：A、当输入电压VIVON而小于某一数值时，三极管T工 作在放大区。当输入电压有一较小变化时，会引 起输出电压较大的变化。C、当输入电压大于某一数值时，三极管T工作在饱和 区，相当于开关闭合。硅管的阈值电压为0.6 0.7V，锗管的阈值电压为0.2 0.3V。,3、举例：在图示电路中，试计算当输入端分别接0 V、5 V和 悬空时输出电压U0的数值，并指出三极管工作在什么状态。假定三极管导通以后UBE=0.7 V，电路参数如图中所注。解：当输入端悬空时

7、，UBE=-10 V，三极管处于截 止状态，U0=10 V。,当输入端接Ui时，可利用戴维宁定理将接至基极与 发射极间的外电路化简为由等效电压UE和等效电阻 RE串联的单回路，如图所示。其中：若Ui=0 V，则UE=-2.03 V，故三极管处于截止状态，U0=10 V。若Ui=5 V，则UE=1.95 V，而临界饱和基极电流可见，IBIBS，三极管处于饱和导通状态，U0=UCES=0.3 V。,3 TTL集成逻辑门 一、TTL与非门：1、电路构成：输入级 倒相级 输出级,A、输入级：输入级由多发射极管T1和电阻R1组成，其作用是对输入变量A、B、C实现逻辑与，它相当于一个与门。设二极管V1V4

8、 的正向管压降为0.7 V。输入级等效电路如下图所示。,1）当输入信号A、B、C 中至少有一个以上为低电平(0.3V)时，Ub1=1V，UC=0.3V；2）当A、B、C 全部为高电平(3.6V)时，Ub1=4.3V，UC=3.6V。当所有输入都为高时，输出才为高，只要有一个输入为低，输出便是低，所以起到了与门的作用。B、倒相级：倒相级由T2、R2、R3组成，在T2的集电极与发射极可以得到两个相位相反的电压，为输出级提供两个相位相反的驱动信号。C、输出级：输出级由T3、T4、T5和R4、R5组成，这种电路形式称推拉式电路，它不仅输出阻抗低，带负载能力强，而且可以提高工作速度。,2、电路分析：A、

9、当T1管的输入全为高时：(开门状态）T1管处于反向偏置状态，反=0.2 T2饱和 T5饱和 T3导通，T4截止,假设T2不存在。此时：VB1=VIH+VON=3.6+0.7=4.3(V)显然T2、T5存在的情况下，T2、T5的发射结必然同时导通。一旦T2、T5导通之后：VB1=0.7+0.7+0.7=2.1(V)又因为，此时VE1=3.6V，VC1=1.4V。所以T1处于发射结反向偏置、集电结正向偏置的工作状态，即称为“倒置”工作状态。所以VB1 被箝位在2.2V左右，T2导通使VC2被箝位在1.0V左右，所以T3导通，但T4截止。由于T5导通，所以输出为低电平。,注：发射结处于反偏（Vbe1

10、=-0.7V），这时T1管相当于一个反向放大管（射极当集电极用），其反=0.2，各发射极电流是很微弱的。而集电极却有较大的电流。这样Ib2电流较大，将使T2管处于饱和状态。,B、当T1的输入至少有一为低时：(关门状态）T1饱和，T2截止 T5截止 T3饱和，T4放大。,此时T1的发射结导通，基极电位被箝位在：VB1=VIL+VON=0.3+0.7=1.0(V)由于T1工作在深度饱和状态，使VCE=0.1V，则：VC1=VIL+VCES=0.3+0.1=0.4(V)因此T2的发射结不会导通。T2截止后，VC2为高电平，VE2为低电平，导致T5截止，T4导通，输出为高电平。所以输入与输出之间的关系

11、为与非关系。,注：由于VE1为低，发射结将处于正偏，T1管处于饱和 状态，将有很大的集电极电流（IC1）流通。IB2 是个相当大的反向驱动电流，它促使T2管很快 从饱和转换为截止。当T1的输入端接有低电平时，T1管总的来说是 处于饱和状态，但却经历两种特殊的饱和阶段。当T2管即将退出饱和时，T1处于低负载电阻，大 电流（IC1大）饱和状态。当T2进入截止后，T1 负载是T2的反向结电阻与R2串联，是个大电阻，T1处于小电流饱和状态，其VCES=0.1V。,C、交叉漏电流 当T1输入一个为高，两个为低时，存在一个交叉漏电流。一般来说，前一级高电平负载主要是由交叉漏电流来确定。（即T4管提供此电流

12、I交叉）。注：实际电路中，输入端有一箝位二极管，它即可以抑止输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时T1的发射极电流过大，起到保护作用。该二极管允许通过的最大电流约为20mA。,3、TTL与非门的特性与参数A、电压传输特性输出电压跟随输入电压变化的 关系曲线，曲线如图示。曲线大致分为四段：1)、AB段(截止区)：当UI0.6V时，UB11.3V,故 T2,T5截止，T3,T4导通，输出 为高电平。UOH=UCCIB3R2UBE3UBE4=3.6V 2)、BC段(线性区)：当0.6VUI1.3V时，T1工作在深度饱和状态，使VCE=0.1V，所以0.7VUb21.4V，T2开始导

13、通，T5尚未导通。T2处于放大状态，其集电极电压Uc2随着UI的增加而下降，并通过T3、T4射极跟随器使输出电压UO也下降，下降斜率近似等于-R2/R3。,3)、CD段(转折区)：1.3VUI1.4V，当UI略大于1.3V时，UB1约为2.1V，T2、T5导通，T4截止，输出电压迅速下降为低电平。转折区中点对应的输入电压称为阈值电压也称门槛电压。此时电路的状态由关态转换为开态。4)、DE段(饱和区)：当UI1.4V时，随着UI增加V1进入倒置工作状态，T4截止，T2、T5饱和，输出为低电平UOL=0.3V。B、几个重要参数：a、输出高电平UOH和输出低电平UOL 电压传输特性：截止区的输出电压

14、UOH=3.6V，饱和区的输出电压UOL=0.3V。一般产品规定UOH2.7V、UOL0.5V时即为合格。,b、阈值电压UT。电压传输特性上转折区中点所对应的输入电压UT1.3V，UT可看成与非门导通和截止的分界线。c、开门电平UON和关门电平UOFF。开门电平UON是保证输出电平达到额定低电平(0.3V）所允许输入高电平的最低值，通常UON=1.4V，一般产品规定UON1.8V。关门电平UOFF是保证输出电平为额定高电平(2.7V左右)时，允许输入低电平的最大值。通常UOFF1V,一般产品要求UOFF0.8V。,d、噪声容限UNL、UNH 在电子电路中总是不同程度地存在外界的干扰，这些干扰信

15、号称为噪声。它将影响电路的正常工作。噪声容限就是反映电路抗干扰能力的一个指标，即反映电路在多大的干扰电压下仍能正常工作。在保证输出高、低电平不变的条件下，输入电平允许波动的范围值称为噪声容限。低电平噪声容限 用UNL表示：UNL=UOFFUIL 若UOFF=0.8V，UIL=0.3V，则UNL=0.5V。高电平噪声容限 用UNH表示：UNH=UIHUON 若UON=1.8V，UIH=3V，则UNH=1.2V。注意：在一般条件下，影响电压传输特性的主要因素是环境温度和电源电压。总趋势：温度升高，输出高、低电平都会升高，阈值电压降低。电源电压的变化主要影响输出高电平，一般VOH VCC，输出低电平

16、影响不大。,C、输入特性(输入端）输入特性是指输入电流与输入电压之间的关系曲线，输入特性如图示。分析过程中，仅考虑输入信号是高、低电平，而不考虑中间值。设输入电流II由信号源流入V1发射极时方向为正，反之为负。当UIUT时II为负，即II流入信号源，对信号源形成灌 电流负载。当UIUT时II为正，II流入TTL门，对信号源形成拉电流负载。,1)、VI为低电平：若VCC=5V,VI=VIL=0.3V（输入短路 电流）此时T1饱和，T2截止输入短路电流IIS：当UI为低电平时的输入电流称为输入短 路电流。典型值约为-1.5mA。2)、VI为高电平：若VCC=5V,VI=VIH=3.6V（输入漏电流

17、）此时，T1处于倒置状态，T2、T5导通 74系列门电路每个输入端的IIH值一般小于40uA。,D、输入负载特性输入负载特性如图示。输入电流流过RI，在RI上产生压降而形成输入端电位UI，UI随RI变化的规律即为输入端负载特性。1)、当RI很小时UI很小，相当于输入低电平，输出高电 平。为了保持电路稳定地输出高电平，必须使UIUOFF，即：,若UOFF=0.8V，R1=3k，可求得RI 0.69k，这个电阻值称为关门电阻ROFF。可见，要使与非门稳定地工作在截止状态，必须选取RIROFF。2)、同理，为了保证与非门稳定地输出低电平，应 该有UIUON。此时求得的输入电阻称为开门电 阻RON。对

18、于典型TTL与非门，RON=2k，即：RIRON 时，才能保证与非门可靠导通。,E、输出特性（输出端)1)、输出低电平的输出特性：当输出为低电平时，V5饱和、V4截止，输出电流IL从负载流进V5，形成灌电流；当灌电流增加时，V5饱和程度减轻，因而UOL随IL增加略有增加。V5输出电阻约1020。若灌电流很大，使V5脱离饱和进入放大状态，UOL将很快增加，这是不允许的。通常为了保证输出低电平UOL0.35V，应使 IL25mA。,2)、输出高电平时的输出特性：当输出为高电平时，V5截止，V3微饱和，V4导通，负 载电流为拉电流，当拉电流IL5mA时，V3、V4处于 射随器状态，因而输出高电平UO

19、H变化不大。当IL5mA时，V3进入深饱和，由于IR5IL，UOH UCC-Uces4-ILR5，故UOH将随着IL的增加而降低。,因此，为保证稳定地输出高电平，要求负载电流IL14mA，允许的最小负载电阻RL约为170。注意：由于受到功耗的限制，74系列门电路的运用条件 规定，输出为高电平时，最大负载电流不能超过 0.4mA。F、扇出系数：表示门电路能驱动同类型门的个数，是衡量门电路负载能力的指标。分低电平输出扇出系数和高电平输出扇出系数。（一般为28个）1）低电平输出扇出系数NL：驱动门的最大灌电流与负载门的低电平输入电流之比。2）高电平输出扇出系数NH：驱动门的最大拉电流与负载门的高电平

20、输入电流之比。,4、举例：A、在由74系TTL与非门组成的电路中，计算门G1能驱动多少同样的与非门。要求G1输出的高、低电平满足VOH 3.2V，VOL0.4 V。与非门的输入电流为IIL-1.6 mA，IIH40 A。VOL0.4 V 时输出电流最大值为IOL=16 mA，VOH3.2 V 时输出电流最大值为IOH=-0.4 mA。G1的输出电阻可忽略不计。解：当UO=VOL=0.4 V时，可求得：当UO=VOH=3.2 V时，可求得：故G1能驱动5个同样的与非门。,B、在图示电路中，为保证U01=0.2V时U120.5V，试计算G1和G2为74系列与非门时R的最大允许值。解：对74系列而言

21、，输入端的电路结构如图示，R的最大允许值为：已知74系列TTL与非门的R1为3K，代入上式得到 R=237。一般情况下，典型值R 0.69K。（关门电阻）,F、传输延迟时间t pd 传输延迟时间表示输出信号滞后于输入信号的时间。1)、输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间tPHL。2)、输出电压由低电平跳变为高电平的传输延迟时间称为 截止延迟时间t PLH。t PHL和t PLH是以输入、输出波形对应边上等于最大 幅度50%的两点时间间隔来确定的，如图所示。3)、t pd为t PLH和t PHL的平均值：通常，TTL门的tpd在340 ns之间。,三、集电极开路门（OC门

22、OPEN COLLECTOR GATE）在数字电路中，常希望多个门电路的输出端并联以实现“与”逻辑，这种功能称为“线与”。而TTL门电路中，输出端是不允 许并联使用。因为当两个门并接时，若一个门输出为高电平，另一个门 输出低电平，就会有一个很大的电 流从截止门的V4管流到导通门的V5 管(如图 所示)。这个电流不仅会使 导通门的输出低电平抬高，而且会 使它因功耗过大而损坏。集电极开路门是允许输出端直接 并联在一起的TTL门，以构成线与逻 辑及线或逻辑。,1、电路构成：集电极开路门电路图及逻辑符号如图示；注：OC门在使用时，必须在输出 端通过外接负载电阻接至VCC 或其它电源。2、由OC门组成的

23、与或非逻辑电路：1）、逻辑电路：,2）、外接上拉电阻RL的选取：外接上拉电阻RL的选取应保证输出高电平时，不低于UOHmin；输出低电平时，不高于UOLmax。设：有n个OC门 线与输出，驱动m个TTL与非门的m个输入端。A、当所有OC门输出高电平时：其中：IOH为每个OC门输出管 截止时的漏电流，IIH是负载门每个输入端 的高电平输入电流，m为负载门的个数，n为OC门的个数。,B、当只有一个OC门输出低电平时（极限情况）：其中：ILM 是OC门允许的 最大负载电流，IIL为每个负载门 输入电流的绝对值。,C、电阻RL的选取：RL的典型值为1K。注：由于有上拉电阻RL存在，降低了系统的开关速

24、度，故OC门只适用于速度不高的场合。上拉电阻的大小不仅影响线与输出的高、低电 平，而且还影响门的延时、功耗和扇出等等。,3、利用OC门实现不同电平的转换有些OC门的输出管设计较大，足以承受较大电流和较高电压。所以输出管T5的RL可接到较高的电源EC上，用它控制输出所需要的高电平。如数码管，MOS器件等，此时EC可接1020V。例SN7407（同相）/SN7406（反相)输出管允许的最大负载电流为40mA，截止时耐压为30V，足以直接驱动小型继电器和数码管等小型功率器件。除与非门外，反相器、与门、或门、或非门都可做成OC门的输出结构，外接负载电阻的计算方法也相同。,4、计算图示电路中上拉电阻RL

25、的阻值范围。其中 G1、G2、G3是74LS系列OC门，输出管截止时的漏电流IOH3.2V,VOL0.4 V。解：故应取0.68kR15 k。,四、三态TTL电路（三态门 THREE STATE GATE）普通TTL门的输出只有两种状态逻辑 0 和逻辑 1，这两种状态都是低阻输出。三态逻辑(TSL)输出门除了具有上述两个状态外，还具有高阻输出的第三种状态(或称禁止状态)，这时输出端相当于悬空。1、电路构成：,三态门的电路图及符号如图所示。其中：G为控制输入端2、电路分析：A、当G=0(即G端输入低电平)时：晶体管V6截止，其集电极UC6为高电平，使晶体管V1中与V6集电极相连的那个发射结也截止

26、。由于和二极管VD的N区相连的PN结全截止，故VD截止，相当于开路，不起任何作用。这时三态门和普通与非门一样，完成“与非”功能，即。,B、当G=1(即G端输入高电平)时：V6饱和导通，UC6为低电平，则VD导通，使UC2被钳制在1V左右，致使V4截止。同时UC6使V1管射极之一为低电平，所以V2、V5也截止。由于同输出端相接的两个晶体管V4和V5同时截止，因而输出端相当于悬空或开路。这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。C、真值表：,3、由三态门组成的“与或非”电路：注意：G1，G2不能同时为高电平，否则会发生与普通 与非门电路输出端并联所造成的同样后

27、果，致 使逻辑关系混乱，器件损坏。4、实际应用 三态门大量地用于计算机的总线接口上，由此又称之为总线驱动器，缓冲器等。它不但可以代替OC门，实现高速线或，而且可以实现数据的双向传输（即用一条传输总线，实现数据的双向传输），这就是当今为什么大量选用三态门的原因所在。,用三态门构成的双向传输总线如下图所示。注：某一时刻只能有一个三态门处于工作状态，其余的两 态门处于高阻状态，则总线就可轮流传送各三态门的 输出/输入信号。否则会发生与普通与逻辑门电路输 出端并联所造成的同样后果，致使逻辑关系混乱，器 件损坏。（74LS373）,4、MOS集成逻辑门 MOS晶体管是金属-氧化物-半导体场效应管的简称。

28、MOS集成逻辑电路具有集成度高，功耗小，工艺简单等优点。因而在集成电路，特别是在大规模集成电路中得到广泛应用。一、MOS管的开关特性：1、N沟道增强型MOS管：N沟道增强型MOS管的结构及符号如图示。,2、MOS管输出特性：输出特性是指当固定栅极电压不同值时，漏电流 IDS和漏源之间电压UDS关系，NMOS管输出特性曲线 如图所示。A、非饱和区：VDS(VGS-VT)在一定的VGS值下：VDS，其IDS基本不变 C、截止区：VGSVT，IDS0,3、转移特性：转移特性时指VDS为一定值时，漏极电流IDS随栅极控制电压VGS而变化的特性曲线。NMOS管的转移特性如图所示。A、当UGSUT时：管子

29、导通，且UGS导电沟通的电阻漏电流IDS C、MOS管在开关状态的条件下，加在栅极上的电压不是高电位，就是低电位，其转移特性可用直线来近似。其斜率为一常数。,二、CMOS 反相器1、电路结构：CMOS反相器电路如图示，它由两个增强型MOS场效应管组成，其中V1为NMOS管，称驱动管，V2为PMOS管，称负载管。NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压UTN是负值，其数值范围在25V之间。为使电路正常工作，要求电源电压UDD(UTN+|UTP|)。UDD可在318V之间工作，其适用范围较宽。,2、电路分析：A、当UI=UIL=0V时：UGS1=0，因此V1管截止，而此时|U

30、GS2|UTP|，所以V2导通，且 导通内阻很低，所以UO=UOHUDD，即输出为高电平。B、当UI=UIH=UDD时：UGS1=UDDUTN，V1导通，而UGS2=0|UTP|，因此V2截止。此时UO=UOL0，即输出为低电平。可见，CMOS反相器实现了逻辑非的功能。C、CMOS反相器在工作时，由于在静态下UI无论是高电平还是低电平，V1和V2中总有一个截止，且截止时阻抗极高，流过V1和V2的静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路最突出的优点。,3、CMOS反相器的主要特性 A、电压传输特性 CMOS反相器的电压传输特性如图示。1）AB段：UIUTN输入低电平时，

31、UGS1UTN,|UGS2|UTP|，故V1截止，V2导通，UO=UOHUDD，输出高电平。2）CD段：UIUDD-|UTP|输入为高电平，V1导通，而|UGS2|UTP|，故V2截止，所以UO=UOL0，输出低电平。,3）BC段：UTNUI(UDD-|UTP|)，此时由于UGS1UTN，UGS2|UTP|，故V1、V2均导通。若V1、V2的参数对称，则UI=1/2UDD时两管导通内阻相等UO=1/2UDD。因此，CMOS反相器的阈值电压为UT1/2UDD。BC段特性曲线很陡，可见CMOS反相器的传输特性接近理想开关特性，因而其噪声容限大，抗干扰能力强。B、电流传输特性 CMOS反相器的 电流

32、传输特性如图示：,1）在AB段 由于V1截止，阻抗很高，所以流过V1和V2的漏电流几乎为0。2）在CD段 V2截止，阻抗很高，所以流过V1和V2的漏电流也几乎为0。3）在BC段 V1和V2均导通时才有电流iD流过V1和V2，并且在 UI=1/2UDD附近，iD最大。C、CMOS电路特点1）静态功耗低 CMOS反相器稳定工作时，总是有一个MOS管处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。,2）抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。3）电源电压工作范围宽，电

33、源利用率高。标准CMOS电路的电源电压范围很宽，可在318V范围内工作。当电源电压变化时，与电压传输特性有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD,UOL=0V，因此电源利用率很高。4）负载能力强（较强的容性负载驱动能力）由于下级门输入电阻很大，约为1010，几乎不取负载电流，因此负载能力强。理论上扇出系数无穷大。但随着N 出CL 这将导致工作速度。5）CMOS非门传输延迟较大，且它们均与电源电压有关.电源电压越高，CMOS电路的传输延迟越小，功耗越大。,D、使用CMOS门电路时应注意事项：1）输出端不允许直接接电源或地。2）除漏极开路（OD）门和三

34、态门外，不允许两个器件的输出端直接并接。3）多余输入端不允许悬空，应按逻辑要求直接接VDD或地。若通过电阻接地，不管电阻是大是小，都相当于连接低电平。4）当速度不高时，允许输入端并联使用。E、各种MOS电路的分析技巧：1）工作管相串起“与”的作用，相并起“或”的作用。2）工作管若先串后并，则先“与”后“或”，若先并后串，则先“或”后“与”。3）每经过一个负载管就反相一次。,四、其它几种CMOS门电路1、CMOS与非门电路 电路如图所示，其中T1T2为两个串连的NMOS管，T4T3 为两个并联PMOS管。当输入均为高时：T1T2导通，T4T3截止,F为低电平，当输入有一为低时：T1T2截止，T3

35、T4有一导通，F为高电平，所以,2、CMOS或非门电路如图所示，电路形式恰好与“与非门”相反。当有一个输入为高时：T1T2中必有一个导通，同时使 T3T4截止，F为低电平。当输入均为低时：T1T2均截止，T4T3导通，F为高电平，所以,3、CMOS传输门A、电路结构：CMOS传输门电路结构逻辑符号如图所示：B、电路分析：1）控制端C加0V，在 端加UDD时：只要输入信号的变化范围不超出0UDD，则V1和V2同时截止，输入与输出之间呈高阻态(109)，传输门截止。,2）若C=UDD，而且在RL远大于V1、V2的导通 电阻的情况下：当0UIUDD-UTN时V1将导通，而当|UTP|UIUDD时V2

36、导通。因此，UI在0UDD之间变化时，V1和V2至少有一个是导通的，使UI与UO两端之间呈低阻态(小1k)，传输门导通。3）由于V1、V2管的结构形式是对称的，即漏极和源 极可互换使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。4、模拟开关 A、电路结构：模拟开关用来传输连续变化的模拟电压信号。模拟开关的基本电路由CMOS传输门和一个CMOS 反相器组成，电路如图所示。,B、电路分析：当C=1时，开关接通。当C=0时，开关断开。因此只要一个控制电压即可工作。和CMOS传输门一样，模拟开关也是双向器件。,五、CMOS逻辑门系列 CMOS逻辑门器件有三大系列：4000系列，

37、74C系列，硅-氧化铝系列。1、4000B系列部分器件：2、各系列CMOS电路的技术参数：,3、举例：试分析图中电路的逻辑功能，写出输出逻辑 函数式。1）工作管相串起“与”的作用，相并起“或”的作用。2）工作管若先串后并，则先“与”后“或”，若先并后串，则先“或”后“与”。3）每经过一个负载管就反相一次,5、集成门电路使用中的实际问题 一、TTL电路与CMOS电路的接口 TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。即必须同时满足下列各式：注：n、m分别为负载电流IIH、IIL的

38、个数。,1、用TTL电路驱动CMOS电路 A、驱动4000系列和HC系列CMOS电路 必须设法将TTL电路的输出高电平提升到3.5V以上。可以在TTL电路的输出端接一个上拉电阻至电源 UCC(+5V)(注意电阻阻值的选取）。此时，CMOS电路相当于一个同类TTL电路的负载。如果CMOS电路的电源较高，TTL的输出端仍可接一上拉电阻，但需使用集电极开路门电路(OC门)。另一种方案是采用一个专用的CMOS电平转换器，它由两种直流电源UCC和UDD供电，电平转换器接收TTL电平(对应于UCC)，而输出CMOS电平(对应于UDD)B、驱动74HCT系列和74ACT系列的CMOS门电路 因两类电路性能兼

39、容，故可以直接相接，不需外加元件和器件。,2、用4000系列CMOS电路驱动74系列TTL电路(不包括74LS系列，74系列的IIL max 1.6mA。）由于IOLmaxm IIL max不满足，因此需扩大CMOS门电路输出低电平时吸收负载电流的能力。常用以下三种方法。A、将同一封装内的门电路并联使用以加大驱动能力。B、在CMOS门电路输出端增加CMOS驱动电路。（如CMOS的OD门）C、用三极管反相 器作为接口电路，即用三极管电流 放大器扩展电 流驱动能力。,3、试计算图示电路中上拉电阻RL的取值范围。TTL与非门在VOL0.3 V时的灌电流为8 mA，输出端T5管截止时有50 A的漏电流

40、。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足 VIH4 V，VIL0.3 V。给定电源电压VDD=5 V。解：A、根据VIH4V的要求和TTL与非门的截止漏电流可求得RL最大允许值：B、根据VIL0.3 V及TTL与非门的最大负载电流可求出RL的最小允许值：所以：0.59KRL20K 典型值 10 K,二、门电路多余输入端的处理措施1、TTL门电路1）悬空。易引入干扰，不采用。(相当于接逻辑高电平)2）接固定的电平。（与非门：接高电平；或非门：接低电平。)优点是不增加信号的驱动电流。3）与有用的输入端并联。优点：逻辑可靠性提高，但信号提供的驱动电流增加。2、CMO

41、S门电路1）与有用的输入端并联。优点：逻辑可靠性提高，但会增加电路的输入电容量，影响开关速度。常在工作频率不高的情况下使用。2）接固定的电平。（与非门：接高电平；或非门：接低电平。)常在工作频率较高的情况下使用。注意：严禁悬空。易受外界干扰影响，引起器件损坏。悬空相当于接低电平。,三、MOS电路使用注意事项 尽管CMOS和大多数MOS电路输入有保护电路，但这些电路吸收瞬变能量有限，太大的瞬变信号会破坏保护电路，甚至破坏电路的工作。为防止这种现象发生，应注意以下几点：1、焊接时，电烙铁外壳应接地。2、器件插入或拔出插座时，所有电压均需除去。3、不用的输入端应根据逻辑要求接电源UDD(与非 门)，

42、或接地(或非门)，或与其它输入端连接。4、输出级所接电容负载不能大于500 pF，否则会因 输出级功率过大而损坏电路。,四、TTL门与CMOS门的比较1）构成器件的材料不同。2）TTL门的工作电压5V，CMOS门为318V。3）TTL门的输入端悬空相当于接高电平，CMOS门电路的输入端不允许悬空，悬空相当于接低电平。4）TTL门的输入端接电阻R时，若RRON，输入端相当于接高电平；若RROFF，相当于接低电平。而CMOS门电路输入端接电阻R时，不管电阻有多大都相当于接低电平。5）CMOS门电路输出高电平的数值比TTL的高，接近于电源电压，CMOS门电路输出低电平的数值比TTL的低，接近于零。,

43、6）TTL门的扇出系数比CMOS门的小，计算方法也不同。CMOS门的扇出系数取决于对工作速度的要求：工作速度低扇出系数可多些，否则扇出系数少些。7）TTL门电路的噪声容限比CMOS门电路小，抗干扰能力差。例1：分析右图电路结构解：是或非结构。,例2、如图所示，根据给出的输入A、B波形画出输出Y1、Y2的波形（北航）解：TTL：输入端接的电阻小于关门电阻，相当于接低电平，故相当于与非门。CMOS门：接任何电阻到地都相当于输入低电平，故相当于或非门。,例3：如图所示，G1G2均为TTL 门电路，其输出VOH3V，VOL0.3V，IHM=0.4mA，ILM=30mA，T的40。T工作在开关状态，导通

44、时 VBE=0.7V，饱和时 VCES=0.3V，最大允许集电 极电流ICM=100mA；发光二 极管正向导通压降VD=1.4V，发光时，正向电流ID=510mA。(1)当输入ABCD取何值时，D有可能发光？(2)求限流电阻RC的取值范围。(3)若RC=0.2K，为使T导通，应取多大？,解：(1)D发光的条件是T导通，且IC(ID)=510mA。所以：G1必须输出高电平，则AB的取值为“0、0”G2必须输出低电平，则CD的取值为“1、1”因此：ABCD的取值为“0、0、1、1”，D才能发光。（2）设T处于饱和状态，按发光二极管的电流要求和与非门的最大允许灌电流ILM的限制，求出RC的取值范围。

45、所以：RC的取值范围（3）T进入饱和状态时，的选择必须满足：IBIBS,小 结 一、本章内容提要：1、半导体二极管和三极管的开关特性A、硅管的阈值电压为0.6 0.7V，B、在脉冲与数字电路中，在大幅度脉冲信号作用下，半导体三极管交替工作在截止区与饱和区，作为开关元件来使用。2、TTL与非门：A、TTL与非门电路分析B、TTL与非门的特性与参数输出高电平UOH和输出低电平UOL阈值电压UT。开门电平UON和关门电平UOFF噪声容限UNL、UNH输入短路电流IIS，输入漏电流IIH,关门电阻ROFF、开门电阻RON灌电流IL25mA、拉电流IL14mA，实际不允许拉电流超过0.4mA。扇入扇出系

46、数导通延迟时间tPHL、截止延迟时间、平均延迟时间3、集电极开路门（OC门）外接上拉电阻RL的选取：4、三态TTL电路（三态门）逻辑符号、真值表 5、MOS集成逻辑门,A、MOS管的开关特性 非饱和区、饱和区、截止区B、CMOS 反相器电路结构、电路分析、CMOS反相器的主要特性C、CMOS电路特点D、其它几种CMOS门电路CMOS与非门电路CMOS或非门CMOS传输门6、集成门电路使用中的实际问题 TTL电路与CMOS电路的接口MOS电路使用注意事项,二、举例：1、已知某与非门的电压传输特性、输入特性、输出特性分别如图曲线所示。试求出它的有关参数。,输出高电平VOH=3.2V 输出低电平VO

47、L=0.2V输入短路电流IIS=-1.2mA 高电平输入电流IIH=0.04mA关门电平VOOF=0.9V 开门电平VON=1.7V低电平噪声容限VNL=0.7V 高电平噪声容限VNH=1.5V扇出系数NO=15 门槛电平VTH=1.3V最大拉电流IOH=6mA 最大灌电流IOL=-18mA 2、如图所示电路中，凡是能实现 功能(即)的打“”号，否则打“X”号。(a)、(b)图为TTL电路；(c)、图为CMOS电路。图(a)、(b)、(c)：为“X”号,3、试判断如图所示的电路能否按各图所要求的逻辑关系正常工作?若不能正常工作，请作相应的改动。若电路接法有错，改电路；若电路正确但给定的逻辑关系

48、不对，则写出正确的逻辑表达式。能正常工作的在图中括号内打“”，否则打“X”。已知：TTL门的IOH=0.4mA，IOL=10mA，VOH=3.6V，VOL=0.3V，CMOS门的VDD=5V，VOH=5V，VOL=0V，IOH=0.51mA，IOL=0.51mA。,解:通过对图电路的分析，可得下面的结论：具体理由如下：A、电路正常工作而Y1为高电平时，拉电流 IL应小于IOH。已知因此，成立。所以B、当Y2为低电平时，则应考虑灌电流影响。此时灌电流为：,因此，负载过大，不能正常工作。为保证电路能正常工作，应加大RL的阻值，使：故将RL改为10K即可。C、对于Y3，不允许电路采用这种连接方法。当

49、两个门输出状态不一致时，过大的电流将使门烧坏，对一般的TTL或CMOS门来说，这种接法应予避免。若仍要实现，可考虑在两个与非 门后面增加一个与门或者改用集电极开路（OC）门 或漏极开路(OD)门的电路来实现。,4、TTL门电路及CMOS门电路如下图所示，已知TTL门的参数为：VON=1.4V，VOFF=0.7V，RON=2K，ROFF=0.7K，VIH=3.6V，VIL=0V。试写出各电路的输出逻辑函数表达式。解：当R小于ROFF2k时，Vi小于VON，输入为高电平；A：R=100小于ROFF，B：R=100K大于RON，,C:当VB“0”时，P点的等效电阻为RP=3.33K，大于RON，此时

50、输入为高电平：VP=1；当VB“1”时，VIH3.6V，所以，输入当作低电平处理：VP=0。VB“0”，VP=1 VB“1”，VP=0D：对于CMOS电路，由于栅极绝缘，无栅极电流，若在输 入栅极端接一电阻到地，相当于直接接地，则输入为 低电平。,5、二输入TTL与非门接成图所示电路。已知与非门的VOH=36V，VOL=03V，IOH=10mA，IOL=-20mA，RC=1K，EC=+10V，=40。若要实现：试确定电阻RB的取值范围。分析：该电路要求前级门既能推动后 级的反相器正常工作，又要保 证门本身输出的驱动电流不致 过大以超出正常的负载能力。因此电阻RB的选择要适中，RB过小将造成门的