数字电路PPT课件第五章.ppt

《数字电路PPT课件第五章.ppt》由会员分享，可在线阅读，更多相关《数字电路PPT课件第五章.ppt（55页珍藏版）》请在三一办公上搜索。

1、1,数字电路与逻辑设计,第五章 触发器,西安邮电学院“校级优秀课程”,2,目的与要求：,重点与难点：,第五章 触发器,1.理解触发器基本概念；2.理解触发器的结构及工作原理；3.掌握触发器逻辑功能的描述；4.掌握触发器的典型应用。,触发器外部逻辑功能、触发方式。,3,5.1 概 述 5.2 基本R-S触发器 5.3 钟控(同步)触发器 5.4 主从触发器 5.5 边沿触发器,第五章 触发器,4,两大类逻辑电路,组合电路：,时序电路：,结构上没有反馈线，功能上没有记忆功能；,电路的输出仅仅与当时的输入有关。,结构上有反馈线，功能上有记忆功能；,电路的输出不仅与当时的输入有关，而且还与电路原来的状

2、态有关。,5.1 概述,5,2.触发器特点:,3.触发器分类:,时序逻辑电路的最基本单元；能够存储一位二进制信息。,(1)有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。(2)在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,按触发方式分：电位触发方式、主从触发方式及边沿触发方式,按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器,1.触发器:,5.1 概述,6,基本RS触发器,反馈,输入端,输出端,由两个与非门通过反馈构成,逻辑符号,电路结构与逻辑符号,以Q端的状态表示触发器状态：Q=1即触发器为状态1,5.2 基本RS触发器,

3、Q=0即触发器为状态0,7,工作原理分析,1,1,1,0,1,0,1,0,1,1,原状态,原状态,1)触发器保持：当=1；=1，触发器保持原来的状态不变,5.2 基本RS触发器,8,0,1,原状态Q=1,原状态Q=0,1,0,1,0,1,0,1,1,0,2)触发器置1：当=0；=1，无论触发器原状态如何，都会转变为1态,5.2 基本RS触发器,9,1,0,原状态Q=X,x,1,0,3)触发器置0：当=1；=0，无论触发器原状态如何，都会转变为0态,5.2 基本RS触发器,10,0,0,原状态Q=X,1,1,而当=0；=0同时由0变成1后，触发器新状态不能确定,为避开禁止状态，输入信号不应同时出

4、现=0；=0,4)触发器禁止状态：当=0；=0时，触发器输出Q和 均为1,5.2 基本RS触发器,11,触发方式,0,1,1,0,1,0,置1端（Set）,置0端（Reset）,基本RS触发器的触发方式属电平触发,触发器状态端,5.2 基本RS触发器,12,1,1,0,0,1,0,0,0,0,1,0,1,0,0,0,1,1,1,1,0,1,0,1,0,1,1,1,1,0,0,1,1,逻辑功能表,保 持,置 1,置 0,禁 止,逻辑功能,+=1,5.2 基本RS触发器,13,逻辑符号,真值表,0 11 00 01 1,Q,0 11 0不允许不变,小圆圈表示低电平置零,小圆圈表示低电平置1,电平触

5、发触发器：触发器输出状态的变化取决于输入信号的电平值的变化，将其称为电平触发触发器,5、与非门构成的基本RS触发器逻辑功能描述,5.2 基本RS触发器,14,1 状态转换真值表：,000 1001 1010001101001101111001111,QnQn+1,根据真值表建立起输入信号 及、触发器的原状态Qn（现态）与触发器的新状态Qn+1（次态）之间的关系表,5.2 基本RS触发器,5.2.2 触发器逻辑功能的描述方法,15,2 次态卡诺图,3 特征方程,（约束条件）,5.2 基本RS触发器,16,4 状态转移图,基本触发器状态转移图,5.2 基本RS触发器,17,5 激励表,5.2 基本

6、RS触发器,18,画工作波形的方法：根据触发器动作特征确定状态变化的时刻 根据触发器的逻辑功能确定新状态,0,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,0,0,不定,不变,禁止,置1,不变,置1,不变,置0,不变,6 波形图,时钟触发器逻辑功能：5种描述方式+波形图,初始状态为0,5.2 基本RS触发器,19,例1 在用与非门组成的基本RS触发器中，设初始状态为0，知输入、的波形图，画出两输出端的波形图。,初始状态为0,5.2 基本RS触发器,20,5.2.3 基本触发器的特点总结,1.有两个互补的输出端，有两个稳定的状态。2.有复位、置位、保持三种功能。3.复位输入端、置位

7、输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。4.由于反馈线的存在，无论是复位还是置位，有效 信号只需要作用很短的一段时间。,5.2 基本RS触发器,21,5.3 钟控（同步）触发器,逻辑符号,电路结构,电路结构及逻辑符号,电路结构：由基本RS触发器和时钟脉冲控制门电路组成。,5.3.1 钟控RS触发器,22,工作原理,S=0；R=0：Qn+1=Qn,S=1；R=0：Qn+1=1,S=0；R=1：Qn+1=0,S=1；R=1：禁止,CP=1：,CP=0：状态不变,0,1,状态发生变化,5.3 钟控（同步）触发器,23,逻辑功能描述（在CP=1）,1)功能表,2)状态转换真值

8、表,3)次态卡诺图,（约束条件）,4)特征方程,5.3 钟控（同步）触发器,24,6)状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,时钟触发器逻辑功能：5种描述方式+波形图,5)激励表,5.3 钟控（同步）触发器,25,在CP为低电平期间其状态不变。,在CP为高电平期间的R、S信号影响触发器的状态。,7）工作波形,初态为0,5.3 钟控（同步）触发器,26,5.3.2 钟控D触发器,1.电路组成,5.3 钟控（同步）触发器,27,2.特征方程,CP=1时，特征方程,3.状态转移真值表,5.3 钟控（同步）触发器,28,4.状态转移图,5.激励表,5.3 钟控（同步）触发器

9、,29,5.3.3 钟控JK触发器,1.电路组成,5.3 钟控（同步）触发器,30,2.特征方程,CP=1时，特征方程,3.状态转移真值表,5.3 钟控（同步）触发器,31,4.状态转移图,5.激励表,5.3 钟控（同步）触发器,32,5.3.4 钟控 T 触发器,1.电路组成,5.3 钟控（同步）触发器,33,2.特征方程,CP=1时，特征方程,3.状态转移真值表,5.3 钟控（同步）触发器,34,4.状态转移图,5.激励表,5.3 钟控（同步）触发器,35,例1 钟控RS触发器及逻辑门组成如下时序电路，其输入CP、D端波形如图所示，设触发器初态为1，试画出触发器Q 端的输出波形。,解：时钟

10、RS触发器S=D，R=D,电路只有置0、置1两种逻辑动作。,5.3 钟控（同步）触发器,36,电位触发方式的工作特性,1.电位触发方式当钟控信号CP为低（高）电平时，触发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP为高（低）电平时，触发器接受输入激励信号，状态发生转移。,2.电位触发方式的特点：在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号的变化都会引起触发器状态的改变；在约定钟控信号电平（CP=0或CP=1）期间，无论输入激励信号如何变化，触发器状态保持不变。,5.3 钟控（同步）触发器,37,钟控RS触发器在CP的有效电平期间，R、S如果发生多次变化，触发器的状态也

11、随着变化多次。对信号的敏感时间长，抗干扰能力差。,3.钟控RS触发器存在的空翻现象,解决办法?,5.3 钟控（同步）触发器,38,5.4 主从触发器,一、主从触发器基本原理,为了避免空翻现象可以采用具有存储功能的触发引导电路，主从结构的触发器就是这类电路。,输出状态变化的时刻在时钟的下降沿。输出状态如何变化，则由时钟CP下降沿到来前一瞬间的R、S值按RS触发器的特征方程来决定。,1、主从RS触发器,主触发器,从触发器,1,&,&,&,&,Q,0,0,1,&,&,&,&,39,5.4 主从触发器,2、主从JK触发器,主触发器,从触发器,40,5.4 主从触发器,二、主从JK触发器主触发器的一次翻

12、转,所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号J、K的变化而变化。,主从JK触发器数据输入端抗干扰能力较弱。,主从JK触发器的工作波形图,41,5.4 主从触发器,三、主从触发器的脉冲工作特性,以上图 所示电路为例来说明触发器工作时，对时钟CP及激励信号J、K的要求。,时钟CP由0上跳至1及CP=1的准备阶段，要求：,CP=1的持续期tCPH2tpd。,CP由1下跳至0时，主触发器的状态转移至从触发器。要求：,要求CP=0的持续期tCPL3tpd。,为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率

13、为,42,5.5 边沿触发器,边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅在CP上升沿或下降沿，才对输入信号响应，这样大大提高了抗干扰能力，工作更为可靠。,一、维持阻塞式D触发器,维持阻塞式D触发器,预置端,清零端,1,0,1,0,0,1,1,1,1,1,1,1,1,0,基本RS触发器,43,5.5 边沿触发器,CP0,维持阻塞式D触发器,SD=RD=1,0,1,1,1,1,Qn+1=Qn,D,CP=0 期间D信号存于Q6,1,1,44,5.5 边沿触发器,CP由0变1,维持阻塞式D触发器,D,D,D,SD=RD=1,1,1,45,5.5 边沿触发器,CP1,维持阻塞式D触发器,S

14、D=RD=1,D,1,若Q3=0，Q4=1,0,1,1,0,置0维持线,1,0,1,置1阻塞线,1,1,46,5.5 边沿触发器,CP1,维持阻塞式D触发器,D,1,若Q3=1，Q4=0,1,0,0,置1维持线,1,1,SD=RD=1,1,置0阻塞线,1,1,47,5.5 边沿触发器,维持阻塞式D触发器具有边沿触发的功能，并有效地防止了空翻。,分析结果：和 为直接异步置1和置0端。当=0，=1，保证触发器可靠置0。当=1，=0，保证触发器可靠置1。当=1，=1时：CP=0时，触发器状态保持不变。CP上升沿时，触发器 的状态发生转移，其次态取决于CP脉冲上升沿到达前瞬间D端的信号：CP=1时，触

15、发器状态保持不变。,48,5.5 边沿触发器,二、脉冲工作特性,由图可知，维持阻塞式D触发器的工作分两个阶段：CP=0期间为准备阶段，CP由0变至1时为触发器的状态变化阶段。为了使触发器可靠工作，必须要求：,CP=0期间，在建立时间tset内要求D信号保持不变，且CP=0的持续时间tCPL2tpd。,在CP由0变至1及CP脉冲前沿到达后，保持时间th，th=tpd。,从CP由0变至1开始，要求CP=1的持续时间 tCPH3tpd。,为使维持阻塞式D触发器可靠工作，CP的最高工作频率为,49,5.5 边沿触发器,维持阻塞式D触发器波形图,50,5.5 边沿触发器,三、边沿触发器,负边沿JK触发器

16、,利用门传输延迟时间构成的负边沿JK触发器逻辑电路。图中的两个与或非门构成基本RS触发器，两个与非门(1、2门)作为引导门，在制作时已保证与非门的延迟时间大于基本RS触发器的传输延迟时间。,51,5.5 边沿触发器,负边沿JK触发器,在CP由1变为0的下降沿时刻，触发器接收了输入信号J、K，并按JK触发器的特征规律变化。此后 和经过一个与非门延迟时间tpd变为1，触发器状态保持不变，不会发生多次翻转现象。,52,5.5 边沿触发器,边沿JK触发器的理想波形图,53,5.5 边沿触发器,四、触发器的逻辑符号,电位触发方式触发器的逻辑符号,集成触发器常用的逻辑符号,集成触发器国标规定的逻辑符号,5

17、4,本章小结,一、触发器功能小结：1、触发器有 异步：基本R-S触发器 同步：（时钟控制）RS、JK、D、T 触发器 2、触发器分类：a.按功能分类：RS、JK、D、T 触发器,b.按结构和触发方式分类：基本触发器(无时钟）与非门构成：负脉冲触发 或非门构成：正脉冲触发 同步触发器：电平触发（有空翻）(2)钟控触发器主从触发器：主从触发（无空翻有误翻)（有时钟）边沿触发器 上升沿触发（无空翻，下降沿触发无误翻）,第五章 触发器,55,本章小结,二、触发器的组成及动作特点：、触发器必须具备和两个稳态、触发器的状态要能够预置。（、）、触发器必须能在外部信号激励下进行状态的转换，激励作用必须在同步控制作用下进行。,三、触发器的控制信号：、置位（）、复位（）、时钟脉冲信号：决定触发器状态何时转换（）对于主从型触发器：在信号完整的一个周期内，正跳取样，负跳转换（）对于维持阻塞型触发器：正跳转换（）对于边沿型触发器：状态仅在信号正边沿或负边 沿到来时刻进行转换,