寄存器和移位寄存器.ppt

《寄存器和移位寄存器.ppt》由会员分享，可在线阅读，更多相关《寄存器和移位寄存器.ppt（119页珍藏版）》请在三一办公上搜索。

1、1,电子技术,第五章 时序逻辑电路,数字电路部分,第十九讲 寄存器和移位寄存器,2,课题：寄存器和移位寄存器课时：重点：双向移位寄存器及其应用难点：常用时序逻辑器件的分析及功能描述方法教学目标：使同学掌握移位寄存器的功能及应用；了解环形计数器、扭环形计数器的构 成规律教学过程：一、寄存器 二、移位寄存器 三、双向移位寄存器74LS194 例1 例2 例3,3,寄存器和移位寄存器,计数器,顺序脉冲发生器,分析,设计,教学要求：,1.会使用移位寄存器组件；,2.会分析和设计计数器电路。,*,常用时序逻辑电路,4,5.3 寄存器和移位寄存器,一、数码寄存器,寄存器是计算机的主要部件之一，它用来暂时存

2、放数据或指令。,四位数码寄存器,A0,A1,A2,A3,5,八D寄存器：三态输出,共输出控制,共时钟,6,二、移位寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：,7,根据移位数据的输入输出方式，又可将它分为四种：,串入串出,串入并出,并入串出,并入并出,串行输入串行输出串行输入并行输出并行输入串行输出并行输入并行输出：,8,四位并入-串出的左移寄存器,初始状态：设A3A2A1A0 1011,在存数脉冲作用下，Q3Q2Q1Q0 1011。,D0 0,D1 Q0,D2 Q1,D3 Q2,下面将重点讨论蓝颜色电路移位寄存器

3、的工作原理。,9,D0 0,D1 Q0,D2 Q1,D3 Q2,1 0 1 1,0 1 1 0,0 1 1 0,1 1 0 0,1 1 0 0,1 0 0 0,1 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,设初态 Q3Q2Q1Q0 1011,用波形图表示如下：,10,四位串入-串出的左移寄存器：,四位串入-串出的右移寄存器：,双向移位寄存器的构成：只要设置一个控制端S，当S0 时左移；而当S1时右移即可。集成组件 电路74LS194就是这样的多功能移位寄存器。,11,用JK触发器构成的移位寄存器,JK触发器构成D触发器,12,4位双向移位寄存器

4、74LS194A的逻辑图,13,14,0,1,1,1,1,0 0,0 1,1 0,1 1,直接清零,保 持,右移(从QA向QD移动),左移(从QD向QA移动),并行输入,DSR右移串行输入,DSL左移串行输入,D0 D1 D2D3并行输入,15,16,6.2.3 寄存器应用举例,例1：数据传送方式变换电路,1.实现方法,(1).因为有7位并行输入，故需使用两片74LS194；,(2).用最高位QD2作为它的串行输出端。,17,2.具体电路,18,寄存器各输出端状态,QA1QB1QC1QD1QA2QB2QC2 QD2,寄存器工作方式,0 D0 D1 D2 D3 D4 D5 D6,1 0 D0 D

5、1 D2 D3 D4 D5,1 1 0 D0 D1 D2 D3 D4,1 1 1 0 D0 D1 D2 D3,1 1 1 1 0 D0 D1 D2,1 1 1 1 1 0 D0 D1,1 1 1 1 1 1 0 D0,CP,并行输入(S1S0=11),并行输入(S1S0=11),右移(S1S0=01),右移(S1S0=01),右移(S1S0=01),右移(S1S0=01),右移(S1S0=01),3.工作效果,在电路中，“右移输入”端接 5V。,19,例2：试说明下图电路逻辑功能,并指出t4时刻输出Y与输入M、N的关系。,20,3.74LS194四位双向移位寄存器,1）框图,控制方式选择,21

6、,2）工作方式控制,22,3）功能这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。,23,4）用74194实现左移、右移及并行加载。,24,CP,数据,101,25,CP,111,并行加载,（4位并行数据输入）,26,三.移位寄存器型计数器1.环型计数器（M=N）,有效循环,该电路为一四进制计器,27,1010,0000,0101,1111,无效循环,不能自启动！,有效循环,28,例：用环型计数器构成顺序脉冲 发生器。（环型计数器本身就是一个顺序脉冲发生器。）,部件1,部件2,部件3,部件4,1000,0100,001 0,0001,29,30,用74194构成环

7、型计数器：,有 N种有效状态,有 2N-N种无效状态，无自启动能力。,四进制计数器,31,例：用74194构成广告流水灯电路。,32,例：用74194构成 M=?的计数器。,M=3,33,2.扭环型计数器（M=2N）,有效循环,此为循环码,2N进制计数器,34,无效循环,有 2N种有效状态，有 2N-2N种无效状态，无自启动能力。,有效循环,此为循环码,35,用74194构成扭环型计数器：,36,例.M=?,M=6,37,例2.M=？,01,M=14,38,例3.M=?,M=7,39,集成移位寄存器简介,74LS194、74LS198、74LS299，等。,40,41,电子技术,第六章 时序逻

8、辑电路,数字电路部分,(第二十讲 计数器),42,第二十讲 计数器课题：二进制计数器课时安排：重点：集成计数器二进制计数器难点：74161、74193、74191的功能及特点 教学目标：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器74161、74191、74193的功能和特点教学过程：一、概述 二、二进制计数器的构成规律 三、MSI计数器 1、74161 2、74191 3、74193,43,计数器的分类,（2）按数字的增减趋势,（1）按计数进制,（3）按是否由同一计数脉冲控制,计数器主要用于对时钟脉冲计数，分频、定时的时序电路,44

9、,一、二进制计数器,1二进制异步计数器（1）四位二进制异步加法计数器,工作原理：4个JK触发器都接成T触发器。,每当Q2由1变0，FF3向相反的状态翻转一次。,每来一个CP的下降沿时，FF0向相反的状态翻转一次；,每当Q0由1变0，FF1向相反的状态翻转一次；,每当Q1由1变0，FF2向相反的状态翻转一次；,45,用“观察法”作出该电路的时序波形图和状态图。,由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。,46,（2）四位二进制异步减法计数器,用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。,工作原理：D

10、触发器也都接成T触发器。由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。,47,二进制异步减法计数器的时序波形图和状态图。,在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。,48,2二进制同步计数器,（1）二进制同步加法计数器,由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路：,因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。,然后分析状态图。若用JK触发器实现，选择适当的JK信号

11、。,49,分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。,FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1=Q0。,FF2：当Q0Q1=1时，来一个CP，向相反的状态翻转一次。所以选J2=K2=Q0Q1,FF3：当Q0Q1Q3=1时，来一个CP，向相反的状态翻转一次。所以选J3=K3=Q0Q1Q3,50,（2）二进制同步减法计数器,分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：,将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：,就构成了4

12、位二进制同步减法计数器。,（3）二进制同步可逆计数器,51,当控制信号X=1时，FF1FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。,二进制同步可逆计数器的逻辑图：,当控制信号X=0时，FF1FF3中的各J、K端分别与低位各触发器的 端相连，作减法计数。,实现了可逆计数器的功能。,52,3集成二进制计数器举例,（1）4位二进制同步加法计数器74161,53,异步清零。,74161具有以下功能：,计数。,同步并行预置数。,RCO为进位输出端。,保持。,54,55,（2）4位二进制同步可逆计数器74191,56,第二十一讲 十进制计数器；N进制计数器课题：十进制计数器；N进制计数器

13、课时安排：重点：N进制计数器的获得难点：二-五-十进制计数器构成不同编码的十进制计数器教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，教学过程：一、十进制计数器 1、同步十进制加法计数器 2、异步十进制加法计数器 3、集成十进制计数器（1）同步十进制加法计数器74160（2）二五十进制异步计数器74290 二、集成计数器应用 1、计数器级联（1）、同步级联（2）、异步级联（3）、以计数器输出端做为进位/借位输出进行级联 2、用M进制集成计数器构成N进制计数器（1）NM,57,二、非二进制计数器,N进制计数器又称模N计数器。,当N=2n时，就是前面讨论的n位二进制计数器；,

14、当N2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。,58,1 8421BCD码同步十进制加法计数器,用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。,（1）写出驱动方程：,59,然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：,（2）转换成次态方程：先写出JK触发器的特性方程:,60,（3）作状态转换表。,设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表所示。,61,（4）作状态图及时序图。,62,（5）检查电路能否自启动,用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。,由于电

15、路中有4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。,当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。,63,28421BCD码异步十进制加法计数器,CP2=Q1（当FF1的Q1由10时，Q2才可能改变状态。）,用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：,（1）写出各逻辑方程式。,时钟方程：CP0=CP（时钟脉冲源的下降沿触发。）,CP1=Q0（当FF0的Q0由10时，Q1才可能改变状态。),CP3=Q0（当FF0的Q0由10时，Q3才可能改变状

16、态),64,各触发器的驱动方程：,65,（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：,（CP由10时此式有效）,（Q0由10时此式有效）,（Q1由10时此式有效）,（Q0由10时此式有效）,66,（3）作状态转换表。,设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。,67,3十进制集成计数器举例,（1）8421BCD码同步加法计数器74160,68,异步清零。,74161具有以下功能：,计数。,同步并行预置数。,RCO为进位输出端。,保持。,69,（2）二五十进制异步加法计数器74290,二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器

17、的时钟输入端为CP2，输出端为Q1、Q2、Q3。,74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。,如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。,70,74290的功能：,异步清零。,计数。,异步置数（置9）。,71,三、集成计数器的应用,（1）同步级联例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。,1计数器的级联,72,（2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。,73,（3）用计数器的输出端作进位/借位端,有的集

18、成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q 产生一个进位/借位。,例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。(模为1010=100),74,第二十二讲 任意进制计数器；顺序脉冲发生器；序列信号发生器课题：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排：重点：N进制计数器的获得难点：用异步清零和异步置数法构成N进制计数器时的过渡状态教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，初步理解用MSI进行时序逻辑电路的设计;了解顺序脉冲发生器；了解序列信号发生器教学过程：一、用M进制集成

19、计数器构成N进制计数器 1、NM（1）用整体清零法或置数法（2）乘数法 二、顺序脉冲发生器 1、移位型脉冲计数器 2、计数器加译码器 三、序列信号发生器,75,2组成任意进制计数器,（1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。,例：用集成计数器74160和与非门组成的6进制计数器。,76,（2）同步清零法,同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。,77,（3）异步预置数法,异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。,78,（4）同步预置数法,同步预置数法

20、适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。,79,例 用74160组成48进制计数器。,先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。,解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。,80,3组成分频器,前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。,解：因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。,例 某石英晶体振荡器输出脉冲信号的频

21、率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。,81,4组成序列信号发生器,序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。,例：用74161及门电路构成序列信号发生器。,其中74161与G1构成了一个模5计数器。，因此，这是一个01010序列信号发生器，序列长度P=5。,82,例 试用计数器74161和数据选择器设计一个01100011序列发生器。,解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。,83,5组成脉冲分配器,84,5.4 计数器的设计,计数器的设计方法很多，大抵可分为两类：一

22、是根据要求用触发器构成，再就是利用具有特定功能的中规模集成组件适当连接而成。,5.4.1 利用触发器设计某计数电路,举例说明其设计步骤。,例：数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组以 AAB B BC C CA再回到A的顺序循环通电，试设计一个电路实现之。,85,设计步骤(分7步)如下：,(1)根据任务要求，确定计数器的模数和所需的触发器个数。,本任务所需计数器的模数为 6，所以触发器的个数为 3。,(2)确定触发器的类型。,最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。,(3)列写状态转换表或转换图。,用三个触发器的输出端QA、QB

23、、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。以QCQBQA 为序排列：,86,(4)根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。,0 0 0 0,0 0 1 1,0 1 0 0,0 1 1 0,1 0 0 1,1 0 1 1,1 1 0 1,1 1 1 0,0 0 0 X,0 1 1 X,1 0 X 1,1 1 X 0,注意：“X”表示可“0”可“1”。,87,步进电动机绕组通电激励表,(5)写出各个控制端的逻辑表达式。,88,(6)画出计数器的逻辑电路图。,(7)检验该计数电路能否自动启动。,本计数电路有三个触发器，可有八个状态组

24、合，可是只用去六个，尚有两 个未利用，因此需要检验一下，若不能自行启动要进行修改。,89,5.4.2 利用集成功能组件设计计数电路,一、中规模计数器组件介绍及其应用,1.二-五-十进制计数器 74LS90,74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。,外部时钟CP是先送到CPA还 是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。,(1)74LS90的结构和工作原理简介,90,91,92,归纳：,1.74LS 90在“计数状态”或“清零状态”时，均要求R 9(

25、1)和R 9(2)中至少有一个必须为“0”。,2.只有在R0(1)和R0(2)同时为“1”时，它才进入“清零状态”；否则 它必定处于“计数状态”。,93,情况一：计数时钟先进入CPA时的计数编码。,结论：上述连接方式形成 8421 码。,94,情况 二：计数时钟先进入CPB时的计数编码。,结论：上述连接方式形成 5421 码。,95,例1：构成BCD码六进制计数器。,方法：令 R0(1)=QB，R0(2)=QC,CP,(2)74LS90的应用,0110 0000,96,讨论：下述接法行不行?错在何处?,注意：输出端不可相互短路！,97,例2：用两片74LS 90构成 36 进制8421码计数器

26、。,问题分析：,从右面的状态转换表 中可以看到：个位片的 QD可以给十位片提供计数脉冲信号。,1.如何解决片间进位问题？,2.如何满足“36 进制”的要求？,当出现(0011 011036)状态时，个位十位同时清零。,98,99,例3：用74LS 90构成 5421 码的六进制计数器。,至此结束,在此状态下清零,异步清零，此状态出现时间极短，不能计入计数循环。,100,8421码制下：,在QDQCQBQA 0110 时清零,同为六进制计数器，两种码制不同接法的比较：,5421码制下：,在QAQDQCQB 1001 时清零,101,2.四位二进制同步计数器 74LS163,前面所讲述的74LS

27、90其清零方式通常称为“异步清零”，即只要 Q 0(1)=Q 0(2)=1，不管有无时钟信号，输出端立即为 0；而且它的计数方式是异步的，即CP不是同时送 到每个触发器。,下面将要讲述的74LS163，不但 计数方式是同步的，而且它的清零方式 也是同步的：即使控制端CLR0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“同步清零”的含义。,102,74LS 163 管脚图,(1)74LS163 的介绍,103,74LS163功能表,104,105,例1：用一片74LS163构成六进制计数器。,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1

28、 0 1,六个 稳态,准备清零：使 CLR 0,(2)74LS163 的应用,106,在QDQCQBQA 0110 时立即清零。,比较 用74LS 90与用74LS 163构成六进制计数器:,在QDQCQBQA 0101 时 准备清零。,107,例2：用74LS163构成二十四进制计数器。,(1).需要两片74LS163；,(2).为了提高运算速度，使用同步计数方式。,108,5.5 计数器的应用举例,例1：数字频率计原理电路的设计。,1 秒钟,109,数字频率计原理图,1Hz!,计数器：用于确定清零、计数、显示的时间。,根据计数器的状态确定何时清零、何时计数、何时显示。,被测信号,110,Q

29、2Q1Q0=001、101时：,ux作为CPA被送入计数器进行计数,1.计数显示部分,111,Q2Q1Q0=100、000时：,计数器清零,112,Q2Q1Q0=010、011、111、110时：,ux被封锁，计数器输出保持。,113,2.循环计数器部分,自动时:,Q2Q1Q0组成五进制计数器：,114,手动时：,Q2Q1Q0的状态转换关系,115,自动测量过程：,手动测量过程：,116,例2.电子表电路。,功能说明：,2.只显示 1、2、3、9、10、11、12，十位不显示“0”!,1.只计 12 个小时；,清零,117,如何实现?,R 0(2)=1,118,数字表整体框图,119,第六章 结束,电子技术,数字电路部分,