毕业设计论文多功能数字钟的设计与仿真.doc

《毕业设计论文多功能数字钟的设计与仿真.doc》由会员分享，可在线阅读，更多相关《毕业设计论文多功能数字钟的设计与仿真.doc（42页珍藏版）》请在三一办公上搜索。

1、多功能数字钟制作与调试多功能数字钟的设计与仿真设计任务与要求数字钟制作的具体要求如下：1能进行正常的时、分、秒计时功能。使用6个七段发光二极管数码管显示时间。其中时位以24小时为计数周期。2能进行手动校时。利用三个单刀双掷开关分别对时位、分位、秒位进行校正。3会制作整点报时电路。4能绘制数字钟电路的原理图和印制板布线图。5列出数字钟电路的元器件明细清单。6写出数字钟电路的安装与调试说明，并按步骤进行仿真、制作与调试。前言数字钟以其显示的直观性、走时准确稳定而受到人们的欢迎，广泛应用于家庭、车站、码头、剧场等场合，给人们的生活、学习、工作、娱乐带来了极大的方便。该电路基本组成包含了数字电路的主要

2、组成部分，能帮助同学们将以前所做项目有机的、系统地联系起来，培养综合分析、设计、制作和调试数字电路的能力。数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由五部分组成。其整机框图如图0-1所示。图0-1数字钟整体框图第一章555定时器组成的振荡器学习目标能叙述555定时器逻辑功能、管脚功能，并能正确使用555定时器。会用555定时器构成振荡器。工作任务学习555定时器逻辑功能、管脚功能和使用方法。用555定时器制作出1kHz方波信号的振荡电路。晶体振荡器的作用是产

3、生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频后获得时间标准信号。也可采用由门电路或555定时器构成的多谐振荡器作为时间标准信号源。 1.1认识555定时器读一读555定时器可以实现模拟和数字两项功能。1可产生精确的时间延迟和振荡，内部有3个5k的电阻分压器，故称555。2电源电压电流范围宽，双极型：516V；CMOS：318V。3可以提供与TTL及CMOS数字电路兼容的接口电平。4可输出一定的功率，可驱动微电机、指示灯、扬声器等。5应用：脉冲波形的产生与变换、仪器与仪表、测量与控制、家用电气与电子玩具等领域。6TTL单定时器型号的最

4、后3位数字为555，双定时器的为556；CMOS单定时器的最后4位数为7555，双定时器的为7556。它们的逻辑功能和外部引线排列完全相同。看一看555定时器的集成电路外形、引脚、内部结构如图1-1所示。 (a) 外引线排列图(b) 内部结构图GND：接地端 ：低触发端 OUT：输出端 ：复位端CO：控制电压端 TH：高触发端 D：放电端 VCC：电源端图1-1555定时器外引线排列及内部结构图做一做按图1-2所示连接实验电路，测试555定时器的输入、输出关系（也可以用仿真软件进行仿真）。图1-2555定时器的输入、输出关系测试图测试电路说明：(1) 开关1打到2端时，4脚复位端接电源，也就是

5、接高电平。在表1-1和表1-2中用1表示；开关1打到1端时，4脚复位端接地，也就是接低电平。在表1-1和表1-2中用0表示。(2) 开关2打到2端时，5脚控制电压端CO接电源2，也就是接高电平。在表1-1和表1-2中用1表示；开关2打到1端时，5脚控制电压端CO悬空。在表1-1和表1-2中用0表示。(3) 调整可调电阻RP1，控制2脚低触发端UTR的电压，其值可有电压表1读取；调整可调电阻RP2，控制5脚高触发端UTH的电压，其值可有电压表2读取。(4) 发光二极管LED1亮说明输出端3脚UOUT输出高电平用UOH表示；发光二极管LED1灭说明输出端3脚UOUT输出低电平用UOL表示。(5)

6、发光二极管LED2亮说明555定时器内部三极管T饱和，放电端7脚对地近视短路。用导通表示；发光二极管LED2灭说明555定时器内部三极管T截止，放电端7脚对地近视断路。用截止表示。参照上述条件，当电源1、电源2均为12V时，将测试结果记录到表1-1中。表1-1555定时器性能测试记录1COUTHUTRUOUTT的状态0101当电源1为9V、电源2为6V时，将测试结果记录到表1-2中。表1-2555定时器性能测试记录2COUTHUTRUOUTT的状态0101读一读经过测试，我们可以得出555定时器的输入、输出关系如表1-3所示。表1-3555定时器的输入、输出关系COUTHUTRUOUTT的状态

7、00*UOL导通10UOL导通不变不变*UOH截止1VCOUOL导通4的电路，则常采用计数器来实现更为方便，一般无需再用单个触发器来组合。图2-5用D触发器和JK触发器来组成分频电路，输出占空比均为50%。用JK触发器构成分频电路容易实现并行式同步工作，因而适合于频率较高的应用场合。而触发器中的引脚R、S(P)等引脚如果不使用，则必须按其功能要求连接到非有效电平的电源或地线上。(a)用D触发器构成的2分频器(b)用双D触发器构成的4分频器(c)用JK触发器构成的2分频器(d)用双JK触发器构成的4分频器图2-5D触发器和JK触发器构成的分频器图2-6是3分频电路，用JK触发器实现3分频很方便，

8、不需要附加任何逻辑电路就能实现同步计数分频。但用D触发器实现3分频时，必须附加译码反馈电路，如图2-6(b)所示的译码复位电路，强制计数状态返回到初始全零状态，就是用或非门电路把Q2Q1=“11B”的状态译码产生高电平复位脉冲，强迫触发器FF1和触发器FF2同时瞬间（在下一时钟输入fi的脉冲到来之前）复零，于是Q2Q1=“11B”状态仅瞬间作为“毛刺”存在而不影响分频的周期，这种“毛刺”仅在Q1中存在，实用中可能会造成错误，应当附加时钟同步电路或阻容低通滤波电路来滤除，或者仅使用Q2作为输出。D触发器的3分频，还可以用与门对Q2、Q1译码来实现返回复零。 (a) 用JK触发器构成的3分频器 (

9、b) 用D触发器构成的3分频器图2-6用D触发器和JK触发器构成的3分频器想一想如何用计数器构成100分频器？试画出其电路图。第3章计数译码显示电路学习目标会画出计数译码显示电路的方框图，能叙述各部分的作用。会制作和调试二十四进制（“时”）计数译码显示电路。会制作和调试六十进制（“分”、“秒”）计数译码显示电路。工作任务1制作和调试二十四进制（“时”）计数译码显示电路。2制作和调试六十进制（“分”、“秒”）计数译码显示电路。 3.1计数译码显示电路的组成读一读在数字钟电路中，有了时间标准“秒”信号后，就可以根据“60秒为1分”、“60分为1小时”、“24小时为1天”的计数周期，分别组成。将这些

10、计数器适当连接，就可以实现“秒”、“分”、“时”的计时功能。同时要将“秒”、“分”、“时”的状态显示成清晰的数字符号，就需要将计数器的状态经译码器进行译码，并通过显示器将其显示出来，这实际上构成了数字钟电路中“秒”、“分”、“时”的三个计数译码显示电路。图3-1为计数译码显示电路的方框图。从图3-1可以看出，计数译码显示电路由计数器、译码器、驱动器、显示器四部分组成。图3-1计数译码显示电路方框图在我们所制作的数字钟电路中，两个六十进制（秒、分）、一个二十四进制（时）的计数器均采用“集成十进制计数器CC4518”构成，有关CC4518的功能及其所构成的六十进制和二十四进制计数器电路已在中前面的

11、P3-M3.1和P3-M3.2中进行了详细介绍，这里不再赘述。在我们所制作的数字钟电路中，译码器均采用“输出高电平的CMOS显示译码器CC4511”构成，有关CC4511的功能及其所构成数字显示电路已在中前面的P2-M1.2中进行了详细介绍，这里也不再赘述。另外，在我们所制作的数字钟电路中，由于显示器选用了可以与集成电路直接配用共阴极半导体数码管SW20501，因此无需外加驱动器电路，只要直接将CC4511与SW20501直接配接即可。在关SW20501的功能已在中前面的P2-M1.1中进行了详细介绍，这里也不再赘述。 3.2二十四进制（“时”）计数译码显示电路的制作与调试看一看二十四进制（“

12、时”）计数译码显示电路原理如图3-2所示。该电路由二十四进制计数器和译码显示两部分电路组成，有关这两部分电路的知识已分别在项目P3和项目P2中作了详细介绍在此不再赘述。请参考前面的知识分析其工作原理。图3-2二十四进制（“时”）计数译码显示电路原理图做一做根据图3-2画出二十四进制（“时”）计数译码显示电路的接线图3-3，并在面包板或印制电路板上安装和调试该电路。图3-3二十四进制（“时”）计数译码显示电路的接线图表3-1二十四进制（“时”）计数译码显示电路制作元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路CC45112U1、U22数字集成电路CC45181U73数字集成电路CC

13、40811U1041/4W电阻47014R0R135LED数码管SM205012LDE1、LED26 3.3六十进制（“分”、“秒”）计数译码显示电路的制作与调试看一看图3-4所示为六十进制（“分”、“秒”）计数译码显示电路原理图，与图3-2所示的二十四进制（“时”）计数译码显示电路原理图进行比较后可以看出，图3-4只是在图3-2的基础上做了很小的改动，复位信号自CC4518的13、12脚，当计数到0110 0000即60时电路复位。图3-4原理图做一做根据图3-4画出六十进制（“分”、“秒”）计数译码显示电路的接线图3-5，并在面包板或印制板上安装和调试该电路（为与后面的总装配图配套，该电路

14、应做两面套，分别用于“分”、“秒”的显示）。图3-5六十进制（“分”、“秒”）计数译码显示电路的接线图表3-2六十进制（“分”、“秒”）计数译码显示电路制作元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路CC45112U3、U42数字集成电路CC45181U83数字集成电路CC40811U1041/4W电阻47014R14R275LED数码管SM205012LDE3、LED4想一想欲构成任意进制计数译码显示电路时，应在图3- 4中作何改动？第4章校时电路的制作与调试学习目标能正确使用RS触发器。会使用数据选择器和分配器。能制作和调试校时电路。工作任务1熟悉校时电路的组成原理。2制作

15、和调试校时电路。实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。读一读当时钟指示不准，就需要校准时间。校准的方法很多，常用的有“快速校时法”。现在以“分计时器”的校时电路为例，简要说明它的校时原理，见图4-1。与非门U15A、U15B构成的双稳态触发器，可以将1Hz的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。两个信号中究竟选哪个送入由开关K控制，它的工作过程是如下：当开关K置“B”端时，与非门U15A输出低电平，与非门U15B输出高电平。“秒计数器进位信号”通过

16、与非门U15C和与非门U14A送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置“A”端，与非门U15A输出高电平，与非门U15B输出低电平，与非门U15C封锁“秒计数器进位信号”，而与非门U15D将1Hz的CP信号通过与非门U15D和与非门U14A送至“分计时器”的CP控制端，使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的。图4-1校时电路原理图做一做根据图4-1画出图4-2所示由CC4011构成的校时电路接线图，并在面包板（或印制板）上搭建校时电路（也可以用仿真软件仿真），同时与图4-3所示校时测

17、试电路相连接，测试校时电路的功能，即在两输入端分别输入高电平和1Hz的方波信号，在输出端接发光二极管。当开关K置“B”端时发光二极管 ，当开关K置“A”端时发光二极管 。（“常亮”、“闪烁”）图4-2校时电路接线图图4-3校时测试电路表4-1校时电路制作元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路CC40112U14、U1521/4W电阻4.7k2R46、R473开关1想一想图4-1所示校时电路巧妙实现了 信号和 信号两路信号的切换。拓展性知识数据选择器和分配器一、数据选择器假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而排斥其它

18、信息，这就称作数据选择。反之，把一路信息逐个安排到各输出端去，叫做数据分配。如4选1数据选择器能够实现从多路数据中选择一路进行传输的电路称为数据选择器。如图4-4和图4-5所示，4选1数据选择器是从四路数据中，选择一路进行传输。为达到此目的，必须由两个选择变量进行控制，A0和A1即为两个选择输入端，D0D3为四个数据输入端，Y为输出端。在实际电路中加有使能端（又称选通端），只有时，才允许有数据输出，否则输出始终为0。4选1数据选择器功能表见表5-1，由表5-1可写出当时的逻辑表达式：图4-44选1数据选择器原理图图4-5双4选1逻辑图表5-14选1数据选择器的功能表输入输出DA1A0Y100D

19、000D00D101D10D210D20D311D3二、数据分配器在数据传输过程中，有时需要将某一路数据分配到多路装置中去，能够完成这种功能的电路称为数据分配器。它可以看成是译码器的特殊应用。带有使能端的译码器都具有数据分配器的功能。一般2-4线译码器可作为四路分配器，3-8线译码器作为8路分配器，4-16线译码器作为16路分配器。它们的使能端作为数据线，其扩展方法同译码器。3线一8线译码器CT74LS138构成的8路数据分配器如图4-6。 (a) 输出原码的接法 (b) 输出反码的接法图4-68路数据分配器A2A0为地址信号输入端；为数据输出端；从使能端STA、中选择一个作为数据输入端D，如

20、或作为数据输入端D时，输出原码；如STA作为数据输入端D时，输出反码。想一想如何测试CT74LS138构成的8选1数据选择器的逻辑功能，画出其测试电路原理图和接线图。第5章整点报时电路的制作与调试学习目标能分析组合逻辑电路的逻辑功能。会按要求制作出组合逻辑电路。能制作并调试整点报时电路。工作任务整点报时电路的制作与调试。整点报时是数字钟最基本的功能之一，即当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒（数字钟电路要求在离整点差10秒）时，驱动音响电路，在每隔1秒音响电路鸣叫一次，每次叫声的持续时间为1秒，10秒钟内自动发出五声鸣叫，前四次为低音500Hz，最后

21、一声为高音1000Hz，即“前四声低，最后一声高”，正好报整点。因此整点报时电路主要由控制门电路和音响电路两部分组成，图5-1所示为整点报时电路的原理图。图5-1整点报时电路图 5.1控制门电路读一读在图5-1所示为整点报时电路，与非门18组成控制门电路。与非门1、3、5的输入信号Q4、Q3、Q2、Q1，分别表示“分十位”、“分个位”、“秒十位”和“秒个位”的状态，下标中D、C、B、A分别表示组成计数器的四个触发器的状态。想一想根据图5-1所示的整点报时电路，写出Y1、Y2、Y3、Y4的逻辑表达式，并将其化简为最简与或表达式。Y1=；Y2=；Y3=；Y4=。读一读数字钟电路要求在59分51秒、

22、53秒、55秒、57秒和59秒时各鸣叫一次。则当计数器计数到59分50秒时，分、秒计数器的状态应为：QD4QC4QB4QA4=0101 （分十位）QD3QC3QB3QA3=1001 （分个位）QD2QC2QD2QA2=0101 （秒十位）QD1QC1QB1QA1=0000 （秒个位）此时要求音响电路工作，计数器状态的变化仅发生在59分50秒至59分59秒之间。因此，只有秒个位的状态发生变化，而其它计数器的状态无须变化，所以可保持QC4=QA4=QD3=QA3=QC2=QA2=1不变。将它们相与，即Y2=QC4QA4QD3QA3QC2QA2=1 。将此信号作为与门5、6的控制信号。想一想由图5-

23、1所示的整点报时电路可以看出：Y5=。可见要使Y5=1，在Y2=1（即在59分50秒时）不变的前提下有以下两种情况：(1) 当QD1QA1=1时（即QD1QC1QB1QA1=1001，59秒）使f1（1kHz）信号有效，发出的声音。(2) 当时（即QD1=0、QA1=1，小于59秒的奇数秒：51、53、55、57）信号有效，发出的声音。 5.2音响电路读一读图5-1中音响电路采用射极输出器，推动8的喇叭，三极管基极串接1k限流电阻，是为了防止电流过大损坏喇叭，集电极串接51限流电阻，三极管选用8050型高频小功率管。当Y5端为高电平时，三极管T导通，有电流流经喇叭，使之发出鸣叫声。通过以上分析可知，当计时至 59分51、53、55、57秒时，频率为500Hz的信号通过喇叭，当计时至59分59秒时，频率为1000Hz的信号通过喇叭，因而发出“四低一高”的声音，音响结束正好为59分60秒。 5.3整点报时电路的制作与调试做一做图5-2整点报时电路接线图表5-1整点报时时电路制作元件清单序号品名型号/规格数量配件图号实测情况1数字集成电路CC40111U112数字集成电路CC40122U12、U1331/4W电阻1k1R4241