《频率合成器》PPT课件.ppt

《《频率合成器》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《频率合成器》PPT课件.ppt（53页珍藏版）》请在三一办公上搜索。

1、第三节 频率合成器,第一节 概述,第二节 自动相位控制电路（锁相环路）,第10章 反馈控制电路,教学要求,了解反馈控制电路的三种基本形式及工作原理。掌握锁相环路的系统组成、电路模型、环路方程和工作原理。掌握环路跟踪特性的分析方法和结论。了解集成锁相环路的电路原理及其应用。掌握频率合成器的概念、电路组成、工作原理和性能指标。了解DDS频率合成器的工作原理和性能特点。,10.1 概述,为了提高通信和电子系统的性能指标，或者实现某些特定的要求，必须采用自动控制方式。由此，各种类型的反馈控制电路便应运而生了。,反馈控制电路可分为三类：,自动增益控制(Automatic Gain Control，简称A

2、GC),自动频率控制(Automatic Frequency Control，简称AFC),自动相位控制(Automatie Phase Control，简称APC),自动相位控制电路又称为锁相环路(Phase Locked Loop，简称PLL)，是应用最广的一种反馈控制电路。,基本原理与分析方法,在反馈控制电路里，比较器、控制信号发生器、可控器件、反馈网络四部分构成了一个负反馈闭合环路。,根据参考信号的不同情况，反馈控制电路的工作情况有两种。,(1)参考信号xr(t)不变，恒定为xro,(2)参考信号xr(t)变化,数学模型,将反馈控制电路近似作为一个线性系统分析。由于直接采用时域分析法比

3、较复杂，所以采用复频域分析法，根据反馈控制电路的组成方框图，可画出用拉氏变换表示的数学模型,图中Xr(s)，Xe(s)，Xc(s)，Xi(s)，Xy(s)和Xf(s)分别是，xr(t)，xe(t)，xc(t)，xi(t)，xy(t)和xf(t)的拉氏变换。,比较器输出的误差信号xe(t)通常与xr(t)和xf(t)的差值成正比，设比例系数为kp，则有,xe(t)=kpxr(t)-xf(t),写成拉氏变换式，有Xe(s)=kpXr(s)-Xf(s),可控器件作为线性器件，有 xy(t)=kc xc(t)，kc是比例系数。,写成拉氏变换式，有Xy(s)=kc Xc(s),实际电路中一般都包括滤波器

4、，其位置可归纳在控制信号发生器或反馈网络中，所以将这两个环节看作线性网络。其传递函数分别为,闭环传递函数,误差传递函数,自动增益控制电路,自动增益控制(AGC)电路的主要作用：使设备的输出电平保持为一定的数值。因此也称自动电平控制(ALC)电路。,设输入信号振幅为Ui，输出信号振幅为Uy，可控增益放大器增益为Ag(uc)，是控制信号uc的函数，则有 Uy=Ag(uc)Ui,自动频率控制（AFC）电路,AFC电路也是一种反馈控制电路，控制对象是压控振荡器。其主要作用是自动控制振荡器的振荡频率，保证振荡器的振荡频率稳定。,频率比较器的输出误差电压ue与两个输入信号的频率差有关，而与这两个信号的幅度

5、无关，ue为,ue=kp(r-y),式中，kp在一定的频率范围内为常数，实际上就是鉴频跨导。,常用的频率比较电路有两种形式：一是鉴频器，二是混频-鉴频器。,锁相环路（PLL）,锁相环路（Phase locked loop缩写PLL）是一种相位自动控制电路，被控量为相位，被控对象为压控振荡器。其作用是实现环路输出信号与输入信号之间无误差的频率跟踪，仅存在某一固定的相位差。,PLL电路广泛应用于：,一、锁相环的组成部件,PLL是一个相位负反馈系统，可对输入信号的频率与相位实施跟踪。,三个基本部分构成一个负反馈环：,PD,LF,VCO,10.2 自动相位控制电路（锁相环）,1.鉴相器（PD）,即,v

6、i(t)/i(t),vo(t)/o(t),vd(t)/e(t),正弦特性，三角波特性，锯齿波特性等，其中最基本的是正弦波特性，它可用一个模拟乘法器与低通滤波器串接而成。,鉴相特性的形式有许多种，如:,如果设环路输入信号：,PLL环输出的反馈信号：,经过相乘，并滤除和频分量，可得输出的误差电压为：,其中,e(t)为输入信号的瞬时相位差。,可得鉴相器的数学模型:,另外可看出：当e/6 时，,鉴相器,2.环路滤波器LF,环路滤波器具有低通特性，其主要作用是滤除鉴相器输出端的高频分量和噪声，vd(t)经LF后得到一个平均电压 vc(t)用来控制VCO的频率变化，常见的滤波器有以下几种形式。,vd（t）

7、,vc（t）,RC积分滤波器,vd（t）,vc（t）,无源比例积分滤波器,vd（t）,vc（t）,有源比例积分滤波器,RC积分滤波器,传输函数：,无源比例积分滤波器,有源比例积分滤波器,如果将F(s)中的s用微分算子p替代，可写出滤波器的输出电压vc(t)与输入信号vd(t)之间的微分方程：,其中,为微分算子，由上式可得环路滤波器的电路模型如右图所示。,综上：,3.压控振荡器（VCO）,压控振荡器：是瞬时频率 控制的振荡器。其控制特性可用压控特性曲线来描述，如右图所示。,K0：压控灵敏度,由于VCO的输出反馈到鉴相器，而从锁相环的控制作用来看，VCO对鉴相器起作用的不是其频率而是相位，故对上式

8、积分即可求出相位：,压控振荡器数学模型如右图所示。,二、锁相环路相位模型和基本方程,1.相位模型,将上述锁相环的三个基本部件的模型按环路组成框图联接起来，即可构成锁相环路相位模型，如下图所示：,2.基本方程,根据锁相环路相位模型，可得以相位形式表示的基本微分方程：,环路的微分方程为：,物理意义,（1）是鉴相器的输入信号与VCO输出信号之间的瞬时相位差；,（2）是控制相位差。它是 通过闭环逐级处理得到的相位控制量；,（3）相位控制方程描述了环路相位的动态平衡关系，即任何时刻，环路的瞬时相位差和控制相位差的代数和等于输入信号以相位 为参考的瞬时相位。,3.环路工作的定性分析,设输入信号为固定频率的

9、正弦信号（即 均为常量）,由于,代入环路的微分方程可得：,左边第二项：,由以上分析可得：,结论：闭合环路中任何时刻满足：瞬时频差+控制频差=输入的固有频差,4.环路“锁定”的基本概念,（一）环路进入锁定状态的过程,当环路输入一个频率和相位不变的信号 时，根据以 为参考相位可得,根据环路方程可得,1、当环路闭合瞬间，则，无控制角频差，此时环路的瞬时角频差等于输入固有角频差。,2、随着时间t的增加，有控制电压产生，控制角频差就产生。随着控制角频差的增大，瞬时角频差就减小，二者之和等于输入固有角频差。,3、当控制角频差随着时间 t 的增加到等于输入固有角频差时，瞬时角频差为零，即。这时 是一固定值，

10、不随时间变化。若能一直保持下去，则认为进入锁定状态。,（二）环路进入锁定状态的特点,1、压控振荡器输出电压的角频率 等于输入信号角频率，即无剩余频差，。,2、环路锁定后，压控振荡器输出信号与输入信号之间只存在一个固定的稳态相位差，即剩余相位差 为一固定值。,3、环路处于锁定状态时，鉴相器的输出电压为直流,4、环路处于锁定状态时，因为 为直流，则,式中，为环路的直流总增益，单位。,三、锁相环路的工作原理,设压控振荡器的固有振荡频率为0，而当环路闭合瞬间外输入信号角频率i与0即不相同也不相干，则鉴相器输出的差拍电压为：,失锁状态,如果:环路固有角频差 环路低通滤波器的通频带,则差拍电压 将被滤除，

11、而不能形成控制电压,压控振荡器输出角频率 不变化即,则,即：环路的瞬时频差=固有频差环路此时处于失锁状态。,锁定状态,如果 十分接近，即固有频差，则差拍电压 不会被环路滤波器滤除而形成控制电压，去控制压控振荡器，VCO产生中心频率为 的调频信号,VCO的瞬时振荡频率 将以 为中心在一定范围内来回摆动，即环路产生了控制频差,此时鉴相器输出电压是一个较小的直流电压，环路进入锁定状态。,牵引捕捉状态,当 介于上述两者之间时，如果VCO的瞬时频率 围绕 为中心摆动的范围小，至使 不可能摆动到 处时，环路不能立即入锁。此时VCO输出的调频波，其调制频率就是差拍频率，与输入信号 经鉴相器PD 鉴相，输出一

12、个正弦波与调频波的差拍电压：,如果令:,另有,其中,跟踪状态,例如：,则,四、锁相环性能分析,1.同步带宽,设环路已处于锁定状态，当缓慢改变输入信号频率使固有频差值向正或负方向逐步增大时，由于环路的自身调节作用，能够维持环路锁定的最大频差 称为环路同步带，记作。由于环路鉴频特性对零点是对称的，因此同步带相对于也是对称的。,2.捕捉带宽,设锁相环路处于失锁状态，改变 使固有频差 减少,环路能够经牵引捕获而入锁的最大固有频差值 称为环路捕捉带。通常。,3.稳态相差e(),环路处于锁定状态时，存在着的固定相差称为稳态相位误差e()。,由方程：,环路锁定意味着瞬时频差为零，即,此时,式中，为环路直流总

13、增益，其值增大可使 减少。,4锁相环性能特点,锁相环路用作调频信号解调时，与普通鉴频器相比较，有低门限信噪比特性。这是因为环路有反馈控制作用，跟踪相位差小，降低了鉴相特性的非线形影响，从而改善了门限效应。,（1）环路在锁定状态下无剩余频差,锁相环路对输入的固定基准频率锁定后，压控振荡器输出频率与基准频率的频差为零。环路输出可做到无剩余频差存在，是一个理想的频率控制系统。,（2）锁相环有良好的窄带特性,锁相环具有窄带特性，当压控振荡器频率锁定在输入频率上时，仅位于输入信号频率附近的干扰成分能以低频干扰的形式进入环路，而绝大多数的干扰会受到环路低通滤波器的抑制，从而减少了对压控振荡器的影响。,（3

14、）良好的跟踪特性,VCO的输出频率可以跟踪输入信号的变化，表现出良好的跟踪特性。在接收有多普勒频移的动目标时，这种特性尤为重要。,(4)低门限特性,锁相环的典型应用,1.锁相倍频,在锁相环路的反馈通道中插入分频器就可构成锁相倍频电路。如图：,当环路锁定时，鉴相器两输入信号频率相等。即有：,式中：N为分频器的倍频比。,2.锁相分频,在锁相环路中插入倍频器就可构成锁相分频电路。如图所示：,当环路锁定时：,式中：N为倍频器的倍频次数。,3.锁相混频器,设混频器的本振信号频率为L，在Lo时混频器的输出频率为（L-o），经差频放大器后加到鉴相器上。,当环路锁定时,4.频率合成器,频率合成器是利用一个标准

15、信号源的频率来产生一系列所需频率的技术。锁相环路加上一些辅助电路后，就能容易地对一个标准频率进行加、减、乘、除运算而产生所需的频率信号，且合成后的信号频率与标准信号频率具有相同的长期频率稳定度及具有较好的频率纯度，如果结合单片微机技术，可实现自动选频和频率扫描。,锁相式单环频率合成器基本组成如下图所示：,当环路锁定后，鉴相器两路输入频率相等,即：,当N 改变时，输出信号频率相应为fi 的整数倍变化。,环C,例：下图为三环式频率合成器方框图,已知：,求输出信号频率范围及频率间隔。,环A,环B,解：,而,而环路C为混频环，即当环路锁定时：,有,当NA=300，NB=351时，,当NA=301，NB

16、=351时，,因此频率间隔：,而当=399，=397时输出频率最高。,所以，合成器的频率范围为：（35.440.099）MHz,5.锁相环调频电路,普通的直接调频电路中，振荡器的中心频率稳定度较差，而锁相调频电路能得到中心频率稳定度很高的调频信号，锁相环调频电路如下图所示。环路滤波器的带宽必须很窄，截至频率应小于调制信号的频率。,当调制信号为锯齿波时，可输出扫频信号。当调制信号为数字脉冲时，可产生移频键控调制（FSK信号）。,调制信号作为VCO控制电压的一部分使其频率产生相应的变化，由此在输出端得到已调频信号。,6.锁相解调电路,(1)调频波解调,用锁相环实现调频波解调,如果将环路的频带设计的

17、足够宽，使环路捕捉带大于调频波的最大频偏，利用锁相环的跟踪特性，可以使VCO的振荡频率跟踪输入调频波的瞬时频率。如果VCO的电压-频率特性是线形的，则加到VCO的控制电压的变化规律必与调频波的瞬时频率变化规律相同，因此在LF的输出端可获得不失真的解调输出。调频波锁相解调的优点是解调门限值比普通鉴相器低45dB。,(2)AM信号的同步检波,用锁相环实现AM信号同步检波,当环路工作在载波跟踪状态时，VCO输出频率与环路输入已调信号的载波相同，但存在/2的固定相移。,因此，经过/2移项后变成与输入已调信号的载频相同的信号。将它与输入已调信号共同加到同步检波器就能得到解调信号输出。,BG322、X38

18、、CD4046、MC1404b。,单片集成锁相环电路,模拟锁相环路：,NE560、NE561、562、565、L562、L564、SL565、KD801、KD802、KD8041等。,数字锁相环路：,一、NE562,NE562（国内同类产品L562、KD801、KD8041）是目前广泛应用的一种多功能单片锁相环路。,1NE562组成框图,NE562是最高工作频率可达30MHz的通用型集成锁相环。,定时电容Cr,PD（鉴相器）：采用双平衡模拟乘法器,LF：13、14脚可外接RC元件构成环路滤波器。,VCO：是射极定时的压控多谐振荡器，定时电容由5、6脚外接电容。,限幅器：是与VCO串接的一级控制

19、电路，7脚注入电流的大 小可以控制环路的跟踪范围。,放大器A1、A2、A3：作为隔离，缓冲放大器，10脚用于外接去加重电容。当环路用于解调时，A1，A2的放大作用可以提高9脚输出的解调信号的电平值。既可以保证VCO的频稳度，又放大了VCO的输出电压，使3、4脚输出的电压幅度增大到约4.5V，以满足PD对VCO信号电压幅度的要求。,11，12脚：外接输入信号。,VCO输出3、4脚与PD的反馈信号输入端2、15脚之间，可外接其它部件以发挥多功能作用。,2NE562的使用说明,(1)输入信号从11、12脚输入时，应采用电容耦合，以避免影响输入端的直流电位，要求容抗 输入电阻（2K）。,可以双端输入，

20、也可单端输入，单端输入时，另一端应交流接地，以提高PD增益。,(2)环路滤波的设计,NE562常用的环路滤波器有下图所示的四种形式：,13、14脚的外接电路与NE562内部的PD负载电阻Rc共同构成积分滤波器。,一般已知Rc=6K，Rf通常选在50200之间，根据所要求设计的环路滤波器截至频率c可计算出 Cf值：,对图(a):,对图(b):,对图(c):,对图(d):,(3)VCO的输出方式与频率调整,1VCO信号输出端3、4脚与地之间应当接上数值相等的射极电阻，阻值一般为2-12K，使内部射极输出器的平均电流不超过4mA.,2当VCO输出需与逻辑电路连接时，必须外接电平移动电路，使VCO输出

21、端12V的直流电平移到某一低电平值上，并使输出方波符合逻辑电平要求，工作频率可达到20MHz。,图（a）为实用的单端输出,图（b）为实用的双端驱动的电平移动电路,3VCO的频率及其跟踪范围能调整与控制。VCO频率的调整，除采用直接调节与定时电容并联的微变电容外，还有如下图所示的方法：,图(a)电路的VCO的工作频率为：,图(b)、(c)，可将VCO频率扩展到30MHz以上，（c）可用外接电位器 微调频率。,(4)PD的反馈输入与环路增益控制方式,PD的反馈输入方式一般采用单端输入工作方式，如右图所示，1脚的+7.7V电压经R（2 K）分别加到反馈输入端2、15脚作为IC内部电路基极的偏压，而且

22、1脚到地接旁路电容，反馈信号从VCO的3脚输出，并经分压电阻取样后，通过耦合电容加到2脚构成闭环系统。,环路增益还普遍采用在13、14脚并接电阻Rf的方式，此时的环路总增益为：,的单位为 可以抵消因 上升而使 过大造成的工作不稳定性。,(5)解调输出方式,当NE562用作FM信号的解调时，解调信号由脚输出，此时脚需外接一个电阻到地（或负电源）作为NE562内部电路的射极负载，电阻数值要合适（常取15k）以确保内部射极输出电流不超过5mA，另外脚应外加重电容。,3、NE562应用实例,NE562内部限幅器集电极电流受7脚外接电路的控制，一般7脚注入电流增加，则内部限幅器集电流减少，VCO跟踪范围

23、小；反之则跟踪范围增大。当脚注入电流大于0.7mA时，内部限幅器截至，VCO的控制被截断，VCO处于失控自由振荡工作状态（系统失锁）。,10.3 频率合成器,一、频率合成器的分类及主要技术指标,1.概念,工作频率范围频率间隔频率转换时间频率稳定度与准确度频谱纯度,3.主要技术指标,直接频率合成器锁相频率合成器直接数字频率合成器,2.分类,频率合成是利用一个（或几个）高准确度和高稳定度的基准频率，通过一定的变换与处理后，形成一系列等间隔的离散频率。这些离散频率的频率准确度和稳定度都与基准频率相同，而且能在很短的时间内，由某一频率切换到另一频率。,二、直接频率合成器,1.直接频率合成的基本原理,2

24、.一个基准源的直接频率合成器,直接式频率合成器之一,基准频率fR由晶体振荡器提供。,输出频率：,采用一个或多个不同频率的晶体振荡器作为基准信号源，经过具有加、减、乘、除四则运算功能的混频器、倍频器、分频器和具有选频功能的滤波器的不同组合来实现频率合成。,3.由谐波发生器提供基准频率的直接频率合成器,晶振通过分频和谐波发生器产生09MHz的10个基准频率。,S1，S2，S3是单刀10掷开关，各有10个结点，分别接到谐波发生器的10个输出端上。,改变 S1，S2，S3的位置可以得到 f0=10 f3+f2+f1/10。输出频率范围为10.099.9MHz，频率间隔为100KHz。,直接式频率合成器

25、之二,4.直接式频率合成器的优缺点,优点：频率转换时间较短，能产生任意小的频率间隔。,缺点：频率范围有限，离散频率点不能太多。采用大量倍频、分频和混频器，使输出的寄生频率成分和相位噪声加大，而且体积大、成本高。,三、锁相频率合成器,1.锁相频率合成器的基本组成与特点,2.典型的锁相频率合成器,系统简单，输出频率频谱纯度高，能得到大量离散频率，且有多种大规模集成锁相频率合成器的成品可供选用。,由基准频率产生器和锁相环路（含分频器）两部分组成。,1、基准频率产生器产生的 fR 送给鉴相器作为参考输入频率。,2、压控振荡器的输出信号先通过程序分频器进行N次分频后，再送给鉴相器与参考输入信号进行相位比

26、较。,3、环路锁定后，输出频率,4、分频比N由输入的数字信号控制。可以采用并行输入、串行输入和四位数据总线输入之一的数字信号控制方式。,利用中规模锁相频率合成器MC145106与低通滤波器、压控振荡器组成的频率合成器。,（1）10.24MHz的晶体与片内的反相放大器组成电容三点式振荡器，振荡频率为10.24MHz，送给参考分频器。,（2）参考分频器由一个2电路和 29/210电路组成，由FS（6）端控制。若FS=“1”，参考分频比为210，则fR=10KHz。若FS=“0”，参考分频比为211，则fR=5KHz。本电路的FS=“0”，故fR=5KHz。,（3）程序分频器（N计数器）输入端2连接

27、到VCO的输出端。分频比是由9位二进制输入来控制，其分频比N=3511。输入悬空时，为逻辑“0”，接高电平时，为逻辑“1”。本电路f0=NfR，即15KHz2555KHz，频率间隔为5 KHz。,（4）电路缺点：输出信号频率受程序分频器上限工作频率的限制，不能做得很高。,MC145106组成频率合成器,3.带高速前置分频器的锁相频率合成器,图10-28 具有高速前置分频器的频率合成器,采用上限频率高的高速前置分频器M，可以降低程序分频器的工作频率M倍，能解决程序分频器上限频率不高的矛盾。,压控振荡器的输出信号频率 f0=MNfR。由于M是一固定值，则频率间隔为MfR，比没有前置分频器的要大M倍

28、。,4.双模前置分频锁相频率合成器,图10-29 吞脉冲可变分频器原理图,为解决高的VCO输出频率和低速程序分频器的矛盾，并保证合适的频率间隔，可采用双模前置分频器的锁相频率合成器，又称吞脉冲锁相频率合成器。,2、吞脉冲可变分频器,（1）双模前置分频锁相频率合成器的分频器是由高速双模前置分频器（p/p+1）、吞脉冲计数器A，程序计数器N和模式控制逻辑电路组成。,（2）A计数器和N计数器均为减法计数器。,（3）双模前置分频的分频比受控制逻辑电路换模信号MC控制，MC为低电平“0”，分频比为P+1。MC为高电平“1”，分频比为P。,（4）工作过程：先预置A计数器为A，N计数器为N。起始MC为“0”

29、，双模分频器分频比为P+1。此时每输入（P+1）个VCO脉冲，双模分频器输出一个脉冲，该脉冲同时送到A计数器和N计数器进行减法计数。当双模分频器输出A个脉冲，也就是VCO输出（P+1）A个脉冲时，A计数器为0，由控制逻辑产生MC为“1”，使双模分频器分频比为P。VCO继续给双模分频器输入脉冲时，A计数器停止计数，N计数器继续从（N-A）进行减法计数。当VCO再送给双模分频器（N-A）P个脉冲后，N计数器为0。这时N计数器产生一输出脉冲给鉴相器进行鉴相，与此同时控制逻辑MC变为“0”，又开始新的工作周期。,5、总分频比NT,6、用于锁相环路中，VCO输出频率为,注意：N计数器的预置N必须大于A计

30、数器预置A。,四、直接数字频率合成器（DDS）,1.什么是直接数字频率合成？,2.电路组成,DDS的组成框图,由相位累加器（N位全加器和N位寄存器组成）、波形存储器（ROM）、数模转换器（D/A）、低通滤波器和参考时钟等组成。,采用全数字技术产生正弦波，基本思路是按一定的时钟节拍从存放有正弦函数表的ROM中读出这些离散的代表正弦幅值的二进制数，然后经过D/A变换并滤波，得到一个模拟正弦波。,波形存储器是完成信号的相位序列到幅度序列之间的转换，它由ROM来完成。在实际应用时，由于存储器的容量有限，它的地址线不能满足N的要求，通常要对相位累加器所生成的N位序列值做截断处理，截去低B位，留下高A=N

31、-B位对波形存储器寻址。输出经D/A变换后得阶梯正弦波，又经低通滤波器得到正弦波输出。,每当一个时钟脉冲到来时，数字全加器将上个时钟周期内寄存器所寄存的值与输入频率字K相加，其和存入寄存器作为相位累加器的当前相位值输出。K是一个时钟周期内相位增量。,相位累加器的当前相位值作为ROM的地址，通过查ROM表可得出对应相位值的正弦波幅值。随着时钟脉冲的不断到来，相位累加器的相位值不断增加，相位值达2时，寄存器存满产生一次溢出，将整个相位累加器置零，完成一个周期的动作。,由于相位累加器采有N位字长，对02的相位区间进行间隔为1/2N 的线性量化，即=2/2N。当输入频率字k=1时，表示每个时钟脉冲到来

32、会产生相位增量为2/2N。若参考时钟脉冲频率为fc，则DDS输出频率f0=fmin=fc/2N。对应输入频率字为k时，每个时钟脉冲到来会产生相位增量 2k/2N，对应输出频率f0=kfc/2N。这说明在时钟频率不变时，改变k就能改变输出频率值。,3.基本原理,4.DDS的性能特点,1.工作频率范围宽,（1）,K=1时，。当N=32，时，,（2）,通常,2.频率分辨力极高,DDS的最小频率步进量,3.频率转换时间极短,10.杂散信号较多,9.相位噪声低,8.工作频带受参考时钟频率的限制,7.能实现数字调频、调相,6.能实现正交输出,5.能输出任意波形,4.频率变换时相位连续,DDS为开环系统，高速DDS系统的频率转换时间可达纳秒级。,利用ROM中存储的正弦波抽样，D/A变换的方式产生正弦波时会产生很多离散的杂波信号。,