毕业设计论文基于DSP的多采样滤波器在无线接收机中应用.doc

《毕业设计论文基于DSP的多采样滤波器在无线接收机中应用.doc》由会员分享，可在线阅读，更多相关《毕业设计论文基于DSP的多采样滤波器在无线接收机中应用.doc（15页珍藏版）》请在三一办公上搜索。

1、徐州师范大学物理与电子工程学院答辩论文徐 州 师 范 大 学 科 文 学 院本 科 生 答 辩 论 文课 程 名 称： DSP答辩论文 题 目：基于DSP的多采样率数字 滤波器在无线接收机中的应用专 业 班 级： 08电信 学 生 姓 名： 学 生 学 号： 日 期： 2011年6月18日 指 导 教 师： 科文学院教务部印制基于DSP的多采样率数字滤波器在无线接收机中的应用（姓名：任洪兵 专业：电子信息工程 邮编：211116 联系方式：15152190828）摘要随着数字信号处理理论及应用技术的迅速发展，在一个数字系统中只用一个采样频率已经很难满足要求。在实际的应用中，经常会遇到采样率的转

2、换问题，即要求一个数字系统能工作在多采样率状态。通过本设计，我们力图准确理解和掌握的数字信号处理课程所介绍的相关知识，并结和实例加以熟练应用。通过 MATLAB仿真软件和System Generator 开发平台实现多采样滤波器，并将其应用于无线通信系统的数字接收机。关键词：数字信号处理；多采样率；滤波器；数字接收机Based on DSP many sampling rate digital filter in the application of wireless receiverName: (RenHongBing professional: electronic and informa

3、tion engineering zip code: 211116 contact way: 15152190828) AbstractAlong with the digital signal processing theory and application of the rapid development of technology, in a digital system with only one sample frequency was hard to meet the requirements. In the actual application, often will meet

4、 the conversion of the sampling rate, which requires a number system can work in many sampling rate state. Through the design, we try to accurately understand and master of digital signal processing course this knowledge, and and instances to skillfully using. Through the simulation of MATLAB softwa

5、re and Generator System development platform achieve more sampling filter, and applied to the wireless communication System of digital receiver. Keywords: digital signal processing; Many sampling rate; Filter; Digital receiver 1前言近年来，建立在采样率转换基础上的多采样率数字信号处理已成为数字信号处理学科中的主要研究内容之一。直观地考虑，首先将以采样率 F1 采集的数字

6、信号进行数模转换，这样就变成模拟信号，再按采样率 F2 进行模数转换，从而实现了从 F1 到 F2的采样率转换，这就是变换采样率的最简单方法。但是这样较麻烦，且易使信号受到损伤，所以在实际应用的变采样系统中，改变采样频率并不经过模拟信号，而是完全在数字域中实现的在数字信号处理中，其中滤波占有极其重要的作用，适用于变采样率系统中的数字滤波器就是本文要谈论的主要内容。数字下变频器(DigitalDowneonverter)位于 ADC与DSP 器件之间，数字下变频器主要完成对中频数字信号的混频、滤波和重采样。通过降低数据流的速率，把信号变至基带后，再把低速数据送给后端通用 DSP 器件进行处理，这

7、样明显降低了ADC和后端通用 DSP 器件的性能要求。作为前端 ADC与后端通用 DSP 器件之间的桥梁，数字下变频技术成为软件无线电接收机的核心技术之一，其性能的优劣将对整个软件无线电系统的稳定性、可靠性产生直接影响。数字下变频需要工作在很高的时钟之下，并具有极高的计算能力，但其结构相对固定。所以制约数字下变频性能的主要因素就是计算能力和最大工作时钟的问题。目前在 DDC 技术上领先的有 TI 公司、ADI 公司和 Intersil 公司，他们的 DDC 专用芯片具有较优异的性能参数与功能。其中 TI 公司的 GC5316、GC5018；ADI 公司的 AD6636、AD6635；Inter

8、sil 公司的 ISL5416、HSP50216 等都是性能极为优异的 DDC 产品。事实上，随着通信技术的发展，数字下变频器正向可编程、多通道、宽带等方向发展。2通信系统中多采样率数字信号处理应用2.1 通信系统中多采样率数字信号处理应用现代通信系统中的无线接收机会对调制在特定频率上的窄带射频信号进行下变频和解调。传统的无线接收机先对模拟中频信号在时域进行下变频然后进行AD 转换为基带信号。如今无线接收机通常采用如图 2-1 的结构。可见，AD 转换器被移到中频中处理，在数字信号域对中频信号进行下变频，这就用到了数字下变频器。这样做消除传统接收机由于信号不平衡带来的失真项，其次处理所用的数字

9、滤波器可设计为具有线性相位的特性。图2-1 无线接收机结构可见无线接收系统在进行基带处理之前需要进行 K：1 的降采样率的数字信号处理过程，这就是多采样数字信号处理在通信系统中的实际应用。该应用原因有二：一是为了降低输入 DSP 的信号的采样率，以减轻 DSP 的运算负荷；二是通常信号的带宽仅为几百 kHz 以下，没有必要采用过高的采样率，这就使得采样率的降低成为可能。 如图2-2 所示是接收机数字下变频器部分的原理图。在本课程设计中 Matlab仿真，和system generator 模块的搭建都是按照如下功能模块搭建的。图2-2 数字下变频器结构滤波和减采样处理常分两级实现，第一级为一个

10、不含乘法运算的 K级 CIC 滤波器，同时执行一个 M:1 减采样处理。CIC滤波器后面跟随两个或多个半带滤波器对CIC主瓣增益进行修正，目的是对主瓣中心含有较大混叠能量的频率区域进行抑制，该混叠是由 M:1 减采样处理引起的。2.2 多采样率数字信号处理 多采样率数字信号处理的主要问题就是要设计一个有效的系统，使数字信号的采样率提高或者降低任意倍。我们把降低信号采样率的过程叫做抽取，亦称采样率压缩，而把提高信号采样率的过程叫做内插，亦称采样率扩张。基本的采样率变换有整数D倍抽取、整数 I倍内插和分数 I/D倍的采样率变换，如图 2.3所示。图2.3中，信号序列的不同下标表示不同的采样率，fs

11、为信号的原始采样率。图中“D”表示D 倍抽取，即每 D个原始采样抽取一个；“I”表示 I倍零值内插，即每两个相邻原始采样点之间均匀地插入(I1)个零点。其中的滤波器是为了滤除抽取中的混叠信号频谱和内插中的镜像信号频谱，它们分别称为“抗混叠滤波器”和“去镜像滤波器”。图2.3 对采样率数字信号处理概念示意图2.3 无线接收机系统 在传统的接收机中，如图 2-4 所示，它需执行两次频率变换，又称为双变频接收机。接收机对输入信号进行镜像抑制滤波和功率放大后，接收器对输入信号进行镜像抑制滤波和功率放大后，将其从选定的射频信道下变频后送入中频滤波器，完成初步的带宽限制。中频滤波器的输出通过匹配正交混频器

12、完成向基带的下变频，混频器后的模拟基带滤波器完成最终的带宽控制。每一路正交下变频信号再通过一对匹配模数转换器（ADC）变为数字信号形式，该信号进一步经 DSP处理执行必要的同步、均衡、解调、检测和信道译码处理。 图2-4 传统接收机结构图 2-5 第二代无线接收机结构正交混频器、模拟基带滤波器和模数转换器中两条支路上增益和相位的不平衡，会导致同相和正交分量之间的串话。另外，模数转换会在基带信号的中心频率处产生一个直流分量，儿模拟滤波器又将引入群时延是真。对此，可在接收机的后台 DSP 中心采用自适应算法来消除以上的不平衡、直流分量和相位失真。我们要做的是将全部的基带处理任务放到 DSP 域中进

13、行，以完全消除以上失真的影响，而不是通过在 DSP 域中修修补补来弥补模拟处理造成的损伤。除了能避免由于模拟分量差异造成支路信号不平衡带来的性能损失、由于时间和温度变化造成元器件参数变化带来的性能损失以及模拟滤波器带来的群时延失真以外，插入 DSP 处理模块在滤波器设计上有更大的灵活性，其带宽和采样率可通过程序进行设置。 如图 2-5 所示，在第二代接收机中结构发现器处理流程有两个重要的变化。首先，在中频进行模数转换，其信号频率高于基带处理，因此采样率更高。其次，对目标信道进行下变频是通过数字下变频器和数字低通滤波器来实现的，由于采样率高了，因此必须包含重采样处理。引入这种额外的处理开销所换来

14、的好处是，基于 DSP 的下变频不存在由信号不平衡带来的失真项。数字转换处理的另一个好处是，处理所用的数字滤波器可设计为具有线性相位特性，可以很简单地用数字非递归滤波器形式来实现。3多采样率滤波器研究3.1 多采样滤波器原理 实现采样率变换（抽取或内插）的关键问题是如何实现抽取前或内插后的数字滤波。无论是抽取还是内插，或者是采样率的分数倍变换，都需要设计一个满足抽取或内插（抗混叠）要求的数字滤波器。该滤波器被成为多采样滤波器，它的性能的好坏直接影响采样率变换的效果及实时处理能力。在这方面积分级联梳状（CIC）滤波器和半带（HB）滤波器有比较好的性能，在实际通信系统应用广泛。 在实际的可编程硬件

15、采样率变换系统中，用得更多的 FIR 滤波器是两类高效的数字滤波器：半带滤波器（HalfBand Filter，HBF）和级联积分梳状滤波器（Cascaded IntegratorComb Filter，CICF）。由于各自滤波器系数的特殊性，它们在节省运算量和存储量方面显得特别有效。3.2 多采样滤波器Matlab 仿真 Matlab 工具中提供了 CIC 滤波器的函数包，我们可以准确方便地完成 CIC滤波器的仿真。CIC 的 Matlab仿真程序可在附带的程序包得到。 如下是Matlab的仿真结果，由于我们主要研究数字下变频器中多采样率滤波器的应用，所以只仿真抽取型滤波器。其中图3.1抽取

16、系数为2的CIC滤波器。参数设置：抽取因子设置为 r=2；利用 hn=mfilt.cicdecim(r)函数生成 CIC 抽取滤波器的系数；y=filter(hn,x)，y 是滤波器输出，x 是输入信号，hn 是滤波器系数。(a) 原始信号(b) 抽取后图3.1 CIC 滤波器 Matlab仿真结果如图 3.2所示这是半带滤波器的仿真图。半带滤波器本身的特征决定它是抽取率为2的滤波器，而且可以由 FIR 滤波器方便地实现。 参数设置：r=2是半带滤波器的抽取因子；b=firhalfband(16,0.0001,dev)，n=16是设定半带滤波器的阶数，n必须是一个偶数，fp=0.0001是通带

17、的归一化频率，fp1/2，dev决定通带和阻带的最大波纹；h=mfilt.firdecim(2,b)，r=2 是抽取因子，b是半带滤波器的系数。(a) 原始信号(b)抽取后数字信号图3.2是半带滤波器 Matlab仿真图3.3多采样率波器的FPGA实现 如图 3.3所示这是由 verilog 程序在 Quartus 软件中综合后仿真得到的一个单级、抽取率为2的 8位的CIC 抽取滤波器的仿真结果。图3.3 单级CIC 滤波器 verilog代码仿真结果图3.4是半带滤波器 verilog 代码在ise 中的仿真结果。图3.4半带滤波器verilog 代码仿真结果（注意：具体说明请参考原程序）

18、4含多采样率滤波器的无线通信系统的 System Generator 实现4.1 无线通信系统System Generator 模块搭建 System Generator for DSP 是业内领先的高级系统级 FPGA开发工具，借助 FPGA 来设计高性能 DSP 系统，其强大的提取功能可利用最先进的 FPGA芯片来开发高度并行的系统，并和 Simulink（MathWorks 公司产品）实现无缝链接，快速建模并自动生成代码。 System Generator 最大的特点就是可利用 Simulink 建模和仿真环境来实现FPGA设计，而无需了解和使用 RTL级硬件语言，让 DSP 设计者能够

19、发挥基于FPGA的DSP 的最大性能和灵活性，并缩短整个设计的周期。 如图 4.1 所示，这是无线通信系统的 System Generator 模块图。其中中频信号模块，解调模块和变采样滤波器模块都是 System Generator 中的子系统（subystem），子系统中还有 System Generator 器件的搭建，可以实现特定功能。图4.1 无线通信系统System Generator 模块搭建如图4.2所示是图4.1 中接受中频信号模块的具体实现系统。图4.2 接受中频信号仿真模块 如图4.3所示是图4.1 中解调模块的具体实现系统。图4.3 解调模块的System Genera

20、tor 实现 如图4.4所示是图4.1 中变采样滤波器模块的具体实现系统。图 4.4变采样滤波器模块的 System Generator实现4.2 通信系统System Generator 仿真结果 图4.5是图4.1中搭建系统的仿真结果。其中图4.4中信号一是原始模拟信号，信号二是中频采样数字信号的仿真结果，信号三是降采样率之后的数字信号即基带信号的仿真结果。 其中总的抽取系数为 32：1，利用了一个 5级的16：1的CIC 抽取滤波器和一个半带滤波器。可见数字中频信号的采样率是非常高的，但在实际基带处理中不需要这么高采样率的数字信号。所以经过降采样滤波器的处理后得到信号三，可见信号三的采样

21、率明显变低。同时从三个信号的比较可以看出信号的特性得到很好的保持，只不过采样率根据我们的需要而改变了。5结束语目前的FPGA 芯片不再扮演胶合逻辑的角色，而成为数字信号处理系统的核心器件。在芯片内，不仅包含了逻辑资源，还有多路复用器、存储器、硬核乘加单元以及内嵌的处理器等设备，并且还具备高度并进行计算的能力，使得 FPGA已成为高性能数字信号处理的理想器件，特别适合于完成数字滤波、快速傅里叶变换等。但遗憾的是，FPGA 并未在数字信号处理领域获得广泛应用，主要原因就是：首先，大部分 DSP 设计者通常对C语言或 MATLAB工具很熟悉，却不了解硬件描述语言VHDL 和Verilog HDL；其

22、次，部分 DSP 工程师认为对HDL 语言在语句可综合方面的要求限制了其编写算法的思路。在数字滤波器的设计过程中，为了能够有效地进行抽取滤波，往往采用多级抽取的办法。数字信号处理的过程中最常见的问题就是采样频率的提高，它带来的一个主要问题就是采样后的数据流速率很高，导致后续的信号处理速度跟不上特别是对有些同步解调算法，其计算量太大，如果其数据吞吐率太高是很难以满足实时性的要求的，所以有必要对 A/D 转换后的数据流行降速处理。这样就需要采用内插和抽取的原理。内插和抽取是多速率信号处理中最基本的理论。由于受论文时间和客观条件等各方面的限制，同时在理论研究和仿真过程中，由于水平有限，难免会出现一些

23、不足和差错，还请批评指正。参考文献1 G. Girau and M. Martina etc. FPGA Digital Down Converter IP for SDR Terminals A . Signals, Systems and Computers, 2002 C . Conference Record of the Thirty - Sixth Asilomar Conference on. , vol. 2, pp 1010- 1014, 3- 6 Nov. 2002. 2 Michael D. Ciletti. Advanced Digital Design with the Verilog HDL M . 北京: 电子工业出版社, 2004 . 3 胡广书. 数字信号处理理论、算法与实现(第二版)M . 北京: 清华大学出版社, 2003 . 4 RICHARD L. Understanding Cascaded Intergrater-Comb FiltersJ. Embed Syst Program, 2005, 18(4) : 12-17. 5 史毅俊，朱杰. CIC滤波器的优化设计及 FPGA 的实现J.电子测量技术，2007, 30(3) :21-23.14