电工学第13章时序逻辑电路.ppt

《电工学第13章时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电工学第13章时序逻辑电路.ppt（67页珍藏版）》请在三一办公上搜索。

1、第13章 时序逻辑电路,13.1 基本双稳态触发器,13.2钟控双稳态触发器,13.3寄存器,13.4计数器,13.5集成定时器,下一章,上一章,返回主页,大连理工大学电气工程系,2,双稳态触发器：由门电路加上适当的反馈而构成的一种新的逻辑部件。,双稳态触发器与门电路区别：双稳态触发器输出电平的高低不仅取决于当时的输入，还与以前的输出状态有关，是有记忆功能的逻辑部件。,13.1 基本双稳态触发器,大连理工大学电气工程系,3,逻辑状态相反,触发器的状态：,Q=0,Q=1,规定:Q 端的状态为 触发器的状态。,一、输入为低电平有效的基本 RS 触发器,复位状态,置位状态,1.电路,大连理工大学电气

2、工程系,4,01010101,1 10 11 00 0,0,1,2.逻辑功能,Qn,1 1,保持原态,大连理工大学电气工程系,5,0,0,：直接置 0 端 直接复位端,0,1 0,置 0,0 1,大连理工大学电气工程系,6,1,1,：直接置 1 端 直接置位端,01010101,1 10 11 00 0,Qn,Qn+1,Qn,0,1,0 1,置 1,1 0,大连理工大学电气工程系,7,1,1,负脉冲有效,01010101,1 10 11 00 0,Qn,Qn+1,Qn,0,1,不定,0 0,不定,1 1,大连理工大学电气工程系,8,0 0 不定0 1 01 0 11 1 Qn,3.真值表,4.

3、逻辑符号,大连理工大学电气工程系,9,二、输入为高电平有效的基本 RS 触发器,1.电路,2.真值表,3.逻辑符号,R 和 S 端部不加一个小 圆圈，表示输入信号为 高电平有效。,大连理工大学电气工程系,10,一、RS 触发器,1.电路结构,四门钟控型电路结构 门 1、2 组成基本 RS触发器，门 3、4 组成 导引电路。,13.2 钟控双稳态触发器,时钟脉冲：指挥各触发器动作的信号。钟控触发器：又称同步触发器。,按逻辑功能分类：RS 触发器、JK 触发器、D 触发器、T 触发器。,大连理工大学电气工程系,11,2.逻辑功能,(1)CP=0 时,0,导引门 3、4 被封锁。,触发器保持原态：Q

4、n+1=Qn,设置初态为 1,设置初态为 0,大连理工大学电气工程系,12,1,(2)CP=1 时,导引门 3、4 打开，接收 R、S 的信号。,0 0,1 1,Qn,保持原态,大连理工大学电气工程系,13,1,(2)CP=1 时,导引门 3、4 打开，接收 R、S 的信号。,1 0,0 1,Qn,1 0,1,大连理工大学电气工程系,14,1,(2)CP=1 时,导引门 3、4 打开，接收 R、S 的信号。,0 1,1 0,Qn,0 1,1,0,大连理工大学电气工程系,15,1,(2)CP=1 时,导引门 3、4 打开，接收 R、S 的信号。,1 1,0 0,Qn,1 1,1,0,不定,大连理

5、工大学电气工程系,16,3.触发方式,电平触发方式,CP 1 接受信号，并立即输出相应信号：高电平触发CP 0 接受信号，并立即输出相应信号：低电平触发,大连理工大学电气工程系,17,例 13.2.1 已知高电平触发 RS 触发器，R 和 S 端的输入 波形如图所示，而且已知触发器原为 0 态，求输出端 Q 的波形。,R,S,CP,Q,多次翻转,解,大连理工大学电气工程系,18,二、JK 触发器,1.电路结构,R=K Qn,主从型电路结构,从触发器的输出状态由主触发器的状态决定,CP：0 1 主触发器打开 接受信号 从触发器关闭 输出状态 不变 CP：1 0 主触发器关闭 不接受信号 从触发器

6、打开 输出相应状态,大连理工大学电气工程系,19,2.逻辑功能,Qn,1,0 0,0 0,保持不变,R=K Qn,大连理工大学电气工程系,20,2.逻辑功能,Qn,0,1,0 1,0 1,0 1,R=K Qn,大连理工大学电气工程系,21,2.逻辑功能,Qn,0,1,1 0,1 0,1 0,R=K Qn,1,大连理工大学电气工程系,22,2.逻辑功能,Qn,0,1,1 1,1 0,原态：0 1,R=K Qn,1,新态：1 0,大连理工大学电气工程系,23,2.逻辑功能,Qn,0,1,1 1,0 1,原态：1 0,R=K Qn,1,新态：0 1,大连理工大学电气工程系,24,真值表,JK 触发器

7、具有功能：记忆 置数(置 0 和置 1)计数,3.触发方式(1)CP=1(或 0)时主触发器接收信号，从触发器关闭。(2)CP=0(或 1)时主触发器关闭，从触发器接收主触 发器的信号。,主从触发。,大连理工大学电气工程系,25,(a)后沿主从触发,(b)前沿主从触发,后沿主从触发 前沿主从触发,大连理工大学电气工程系,26,触发器输出的状态，由 CP 前沿所对应的 J 和 K 决定。触发器输出相应状态的时间却在 CP 后沿到来时。在 CP 有效期间输入信号不应变化，不发生一次翻转现象。,例13.2.2 已知后沿主从触发 的 JK 触发器，J 和 K 端的输入信号波形如图所示，而且已知触发器原

8、 为 0 态，求输出端 Q 的波形。,解,注意：,大连理工大学电气工程系,27,三、D 触发器,1.电路结构,维持阻塞型,特点：在 CP=1 期间，即使输入信号变化，输出状态不会改变，只有等下一个 CP1，输出状态由输入信号决定。,大连理工大学电气工程系,28,2.逻辑功能(1)当CP=0 时,S=R=1,门 5 和门 6 打开，可接受输入信号D,A=D,门 3 和门 4 关闭,0,大连理工大学电气工程系,29,D,1,(2)当CP 由 0变1 时 门 3 和门 4 打开,则 Q=D,R=D,D=,=D,大连理工大学电气工程系,30,(3)当 CP=1 时 输入信号被封锁,门 3 和门 4 始

9、终打开，S 和 R 的状态是互补的。如果：R=D=0,门 6 被关闭！D 的变化不能传递到 S、R 端。,1,0,1,0,0,1,大连理工大学电气工程系,31,1,0,1,0,如果,门 4 和门 5 同时被关闭！D 的变化不能传递到 S、R 端。,1,0,1,0,大连理工大学电气工程系,32,真值表,01,01,3.触发方式 在跳变沿触发。,(a)上升沿触发,(b)下升沿触发,大连理工大学电气工程系,33,例13.2.3 已知上升沿触发 D 触发器 D 端的输入 信号波形，而且 触原为 0 态，求输出端 Q 的波形。,1 2 3 4,Q,CP,D,D 的变化对 Q 无影响,解,大连理工大学电气

10、工程系,34,四、T 触发器,01,Qn,相同逻辑功能的触发器，电路结构不同，触发方式就不同。不同逻辑功能的触发器可相互转换，但是 逻辑功能改变,触发方式不变。,大连理工大学电气工程系,35,(1)将主从型 JK 触发器改接成 T 触发器,J=K=,0,1,Qn+1=Qn,逻辑符号,主从触发 T 触发器,大连理工大学电气工程系,36,(2)将维持阻塞型 D 触发器改接成 T 触发器,边沿触发 T 触发器,(a)改接方法,(b)逻辑符号,大连理工大学电气工程系,37,例13.2.4 是供四组人员参加智力竞赛的抢答电路。其中采用了四个D 触发器的集成电路，试分析电路的工作过程。,大连理工大学电气工

11、程系,38,+UCC,清零,1D 2D 3D 4D UCC,CP,1Q 2Q 3Q 4Q,RD,R4,&,时钟脉冲,1,0 0 0 0,发光二极管不亮,1,大连理工大学电气工程系,39,0 0 0 0,1,1,1,0,1,0,+UCC,清零,1D 2D 3D 4D UCC,CP,1Q 2Q 3Q 4Q,RD,R4,&,时钟脉冲,1,按其他按钮不起作用,大连理工大学电气工程系,40,A4 A3 A2 A1,O4 O3 O2 O1,一、数码寄存器,预先清零,0 0 0 0,清零指令,0,0,1,0 0 0 0,0 0 0 0,13.3 寄 存 器,大连理工大学电气工程系,41,0 0 0 0,0

12、0 0 0,寄存数码,取出数码,1 1 0 1,1 1 0 1,1 1 0 1,并行输入 并行输出,寄存指令,取出指令,A4 A3 A2 A1,O4 O3 O2 O1,大连理工大学电气工程系,42,二、移位寄存器,按移位方向的不同,右移位寄存器左移位寄存器双向移位寄存器,数码取出端,数码存入端,1 1 0 1,0 0 0 0,1 0 0 0,0 1 0 0,1 0 1 0,1 1 0 1,清零,大连理工大学电气工程系,43,移位寄存器状态表,串行输入 串行输出,大连理工大学电气工程系,44,移位寄存器的波形图：,大连理工大学电气工程系,45,13.4 计 数 器,按计数方式 加法计数器、减法计

13、数器、可逆计数器。按触发方式 同步计数器、异步计数器。按进位制 二进制计数器、十进制计数器、任意进制计数器。,一、二进制计数器,大连理工大学电气工程系,46,1 0 0 0(8),0 1 1 1(7),异步二进制加法计数器,大连理工大学电气工程系,47,Q1Q2Q3Q4,1 4 7 10 13 15 16,十六分频,四分频,八分频,二分频,二进制加法计数器波形图：,大连理工大学电气工程系,48,CP,Q4 Q3 Q2 Q1,Q4 Q3 Q2 Q1,01267891516,0 0 0 00 0 0 10 0 1 0 0 1 1 00 1 1 11 0 0 01 0 0 11 1 1 10 0 0

14、 0,1 1 1 11 1 1 01 1 0 1 1 0 0 11 0 0 00 1 1 10 1 1 00 0 0 10 0 0 0,移位寄存器状态表,大连理工大学电气工程系,49,二、十进制计数器,0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1,0123456789进位,0 0 0 0,十进制计数器状态表,大连理工大学电气工程系,50,J1K11,J3K3Q2Q1J4Q3Q2Q1，K4Q1,K2Q1,大连理工大学电气工程系,51,十进制加法计数器波形图：,大连理工大学电气工程系,52,一、555集

15、成定时器,13.5 集成定时器,电源端,放电端,GND,低电平 触发端,高电平 触发端,电压 控制端,复位端,输出端,大连理工大学电气工程系,53,8,8,RS,Q,Q,+UDD,TH,CO,TL,D,MOS,uO,8,7,4,5,3,2,1,RD,+,+,+,RRR,6,+,U6,时：R=0,Q=0,MOS 管导通,U2,时：S=0,Q=1,MOS 管截止,大连理工大学电气工程系,54,555 集成定时器状态表,大连理工大学电气工程系,55,T oC,R1,U6、U2,uO=0,例13.5.1 如图所示是利用 集成定时器组成的温度控制电路。试分析该电路的工作原理。,切断加热器,T oC,R1

16、,U6、U2,uO=1,接通加热器。,8 4,1 5,62 3 7,R1 R2 R3,555,+UDD,uo,0.01F,解,大连理工大学电气工程系,56,二、单稳态触发器,特点：在外来触发信号的作用下，能够由稳态翻转成另一暂稳状态，暂稳状态维持一 定时间后，又会自动 返回到稳态。,只有一个稳态的触发器。,大连理工大学电气工程系,57,无输入信号时：uI=1,设 Q=1,Q=0,7 端接通，C 放电,U6,设 Q=0,Q 维持 0 态。,MOS管截止，7 端断开,电容 C 充电,uC=u6,Q=0,7 端接地，C 不能充电，,触发器的稳态为:uO=Q=0,大连理工大学电气工程系,58,(1)t

17、=0 t1时，uI 未输入：,uO=0,(2)t=t1 t2时，输入触发脉冲 uI：,u2=ui,uO=1,C充电:,uC=u6,(3)t t2 时，uI 消失，,u2=uI,C 继续充电：uC=u6,，uO=Q=1,大连理工大学电气工程系,59,(4)t t3 时,uO=Q=0,C 放电,uO=Q=0,暂稳态,tW=t ln3=1.1RC,大连理工大学电气工程系,60,单稳态触发器状态表,3,1,大连理工大学电气工程系,61,例13.5.2 洗相曝光定时电路。它是在集成定时器 组成的单稳态触发器的输出端接一继电器 KA 的线圈，并用继电器的动合和动断触点控制曝光用的红灯和白灯。控制信号由按钮

18、 SB 发出。图中二极管 D1 起隔离作用，D2 起防止继电器线圈断电时产生过高的电动势损坏集成 定时器。试说明该电路的工作原理。,解 由集成定时器组成的单稳态触发器的工作原 理可知，不按按钮 SB，2 端为高电平，输出 uO0，继电器 KA 线圈不通电，动合触点断开，白灯灭，动 断触点闭合，红灯亮。,大连理工大学电气工程系,62,按下 SB 后立即放开，2 端输入负脉冲，3 端输出矩形脉冲，KA 线圈通电，它的动断触点断开，红灯灭，它的动合触点闭合，白灯亮，开始曝光。当输出的矩形脉冲结束，KA 线圈又断电，白灯灭，红灯亮，曝光结束。改变 RC 即可改变曝光的时间。,uo,大连理工大学电气工程

19、系,63,三、无稳态触发器,产生方波的电路，又称多谐振荡器。,t1,t2,t3,大连理工大学电气工程系,64,多谐振荡器状态表,大连理工大学电气工程系,65,充电时间：tW10.7(R1+R2)C放电时间：tW2 0.7 R2 C振荡周期 T:T=tW1+tW2=0.7(R1+2R2)C,占空比：,大连理工大学电气工程系,66,例13.5.3 下图是一个简易电子琴电路，试说明 其工作原理。,解 由集成定时器组成的多谐振荡器的工作原理可知，按下不同的琴键(S1S8)，便接入了不同的电阻(R21R28)。也就改变了输出方波的频率，使外接的喇叭发出不同的音调。,第 13 章 结 束,下一章,上一章,返回主页,