计算机组成原理李小勇24.ppt

《计算机组成原理李小勇24.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理李小勇24.ppt（16页珍藏版）》请在三一办公上搜索。

1、2.4 定点除法运算2.4.1 原码除法运算原理,两个原码表示的数相除时，商的符号由两数的符号按位相加求得，商的数值部分由两数的数值部分相除求得。设有n位定点小数(定点整数也同样适用)：被除数,其原码为 原f.n110除数,其原码为 原f.n110 则有商q/，其原码为q原(ff)+(0.n110/0.n110),羌勤伺恿玻锅云牢痛粕鼎潮识蕾疟隧赔叶企韵菠仓组绩卵秤獭朴非仗旨萧计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,商的符号运算qfff与原码乘法一样，用模2求和得到。商的数值部分的运算，实质上是两个正数求商的运算。根据我们所熟知的十进制除法运算方法，很容易得到二进制数的除

2、法运算方法，所不同的只是在二进制中，商的每一位不是“1”就是“0”，其运算法则更简单一些。下面仅讨论数值部分的运算。设被除数0.1001，除数0.1011，模仿十进制除法运算，以手算方法求的过程如下:,绞慷某择户井耙佛岳丹钞匆道碑帐年拱拐扩坪嵌馆汕胚供栖惰胁津巢堕择计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,得的商q0.1101，余数为r0.00000001。,抛责卉令向榴蕴渝新责芋韧兢冈澳错寄厂尼举叔壹践或卓快咬粥稚霉荔衅计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,上面的笔算过程可叙述如下：1.判断是否小于？现在21,表示够减,小数 点后第一位商“1”,作

3、r021,得余数r1。3.比较r1和22,因r122,表示够减,小 数点后第二位商“1”,作r122,得余数r2。4.比较r2和23,因r224,表示够减,小数 点后第四2位商“1”,作r324,得余数r4,共求四位商,至此除法完毕。,污乓宽公捉矾翱登温七谆址廊揣帆冯蕴拟胯冒春杏禹受花摩集劳式贷摊泽计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,在计算机中小数点是固定的，不能简单地采用手算的办法。为便于机器操作，使“除数右移”和“右移上商”的操作统一起来。事实上机器与人运算过程不同，人会心算一看就知道够不够减。但机器却必须先作减法，若余数为正才知道够减；若余数为负才知道不够减。不

4、够减时必须恢复原来的余数以便再继续往下运算。这种方法称为恢复余数法。要恢复原来的余数，只要当前的余数加上除数即可。但由于要恢复余数，使除法进行过程的步数不固定，因此控制比较复杂。实际中常用不恢复余数法又称加减交替法。其特点是运算过程中如出现不够减则不必恢复余数，根据余数符号，可以继续往下运算，因此步数固定，控制简单。早期计算机中，为了简化结构，硬件除法器的设计采用串行的1位除法方案。即多次执行“减法移位”操作来实现，并使用计数器来控制移位次数。由于串行除法器速度太慢，目前已被淘汰。,蹬拐兴剥移配蒙截瓮犀拳苗宝暴捎蔓均姥篇扬残扶肉椎忠范倦湖酉溺励娇计算机组成原理（李小勇）2-4计算机组成原理（李

5、小勇）2-4,不恢复余数的除法,运算规则如下：首先用被除数减去除数，得到的结果称为余数；若符号位运算向前产生的进位为“0”，则商“0”，将除数向右错开1位，再用余数加上除数；若符号位运算向前产生的进位为“1”，则商“1”，将除数向右错开1位，再用余数减去除数；重复，若商的符号位为1位，数值位为n位，则重复的操作共n+1次，最后一次上商后余数不再运算。,兆居邦斑竖勃兆盗察船蕉侵饲权迁拉扼证剿腑囊侨桶部景粟卸奏祖屹根匙计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,例1设x=101001，y=-111，用原码阵列除法器计算xy。解：x原=0101001 y原=1111商的符号位为：x

6、fyf=01=1令x=101001，y=111，其中x和y分别为x原和y原的数值部分x补=0101001，y补=0111，-y补=1001,砒咋泉鬃渠褥杀蜒炯倘宽进臃敝勤灾隆屿埂烁锭表缺岔章瑚皋蜂取赌采秉计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,2.4.2 并行除法器1.可控加法/减法(CAS)单元,和阵列乘法器非常相似，阵列式除法器也是一种并行运算部件，采用大规模集成电路制造。与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种多样形式，如不恢复余数阵列除法器，补码阵列除法器等等。先介绍可控加法/减法(CAS)单元，它

7、将用于并行除法流水逻辑阵列中，它有四个输出端和四个输入端。当输入线P0时，CAS作加法运算；当P1时，CAS作减法运算。逻辑结构图：,播巨护涣峭嚎闲间抖榷峻诫斜范芽峰饱椭腥捧馋肩礼诈耸割须颧苏血薛幕计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,貉绘午早隋端速窥躬牌茨苑拎夜鞘病昆敏瞥进潘旦砂开扼宴莫鄂去缉虞陡计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,CAS单元的输入与输出的关系可用如下一组逻辑方程来表示：SiAi(BiP)Ci Ci1(AiCi)(BiP)AiCi(2.32)当P0时，方程式(2.32)就等于我们前面学习的一位全加器(FA)的公式：SiAiBi

8、Ci Ci1AiBiBiCiAiCi 当P1时，则得求差公式：SiAiBiCi Ci1AiBiBiCiAiCi(2.33)其中BiBi1。,石曹葱喀乌疫诡群婚炽墙媒幼谎臃滨惑劳磋诌秒遵剐砷粒歇铺誓淑陀蛤兑计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,在减法情况下，输入Ci称为借位输入，而Ci1称为借位输出。为说明CAS单元的实际内部电路实现，将方程式(2.32)加以变换，可得如下形式：Si Ai(BiP)Ci AiBiCiPAiBiCiPAiBiCiPAiBiCiP AiBiCiPAiBiCiPAiBiCiPAiBiCiP Ci1(AiCi)(BiP)AiCi AiBiPAiB

9、iPBiCiPBiCiPAiCi 在这两个表达式中，每一个都能用一个三级组合逻辑电路(包括反向器)来实现。因此每一个基本的CAS单元的延迟时间为3T单元。,泣棵拉堆腥胳钾材招柴六巾工新吧鳞伤胶椿揪壹辑吼波嗣蠕辖篡戎得检妹计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,2.不恢复余数的阵列除法器,先假定所有被处理的数都是正的小数。不恢复余数的除法也就是加减交替法。在不恢复余数的除法阵列中，每一行所执行的操作究竟是加法还是减法，取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时，部分余数相对于被除数来说要改变符号。这时应该产生一个商位“0”，除数首先沿对角线右移，然后加到下

10、一行的部分余数上。当部分余数不改变它的符号时，即产生商位“1”，下一行的操作应该是减法。下图是4位除4位的不恢复余数阵列除法器的逻辑原理图。,自扼红恨佃赚傻婆租瘦彦牙戒烧洱拽哮掂时恤代皮键着扮控叼鸥物庞垛陌计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,西姐搀添躁朋峨澳投徘惹争旷诊杉颓缕号珊疆敝肆歼雏携绪丢坡啄及阵钝计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,其中 由上图看出，该阵列除法器是用一个可控加法/减法(CAS)单元所组成的流水阵列来实现的。推广到一般情况，一个(n1)位除(n1)位的加减交替除法阵列由(n1)2个CAS单元组成，其中两个操作数(被除数与

11、除数)都是正的。,铂黎能退悠兢拓慑宣跋渺郝仰蓝直矾喀怀咕敛懒辫脱膳呜烬亦蹈咬再寡勉计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,最上面一行所执行的初始操作经常是减法。因此最上面一行的控制线P固定置成“1”。减法是用2的补码运算来实现的，这时右端各CAS单元上的反馈线用作初始的进位输入。每一行最左边的单元的进位输出决定着商的数值。将当前的商反馈到下一行，我们就能确定下一行的操作。由于进位输出信号指示出当前的部分余数的符号，因此，它将决定下一行的操作将进行加法还是减法。,傅舌忌眯娘钞涡衫唬履训煎预桨筐拄铱蒲饮忱筹垄渠侣磷即铂引憎喂尘脆计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,对不恢复余数阵列除法器来说，在进行运算时，沿着每一行都有进位(或借位)传播，同时所有行在它们的进位链上都是串行连接。而每个CAS单元的延迟时间为3T单元，因此，对一个2n位除以n位的不恢复余数阵列除法器来说，单元的数量为(n1)2，考虑最大情况下的信号延迟，其除法执行时间为 td3(n1)2T 其中n为尾数位数。,映凰肢戮宅箕位调泣晚喷彦琳鳃疙龟碗蹬蹋揽础壶洋管巷爽腔淡菊芭难船计算机组成原理（李小勇）2-4计算机组成原理（李小勇）2-4,