姜书艳数字逻辑设计及应用13.ppt

《姜书艳数字逻辑设计及应用13.ppt》由会员分享，可在线阅读，更多相关《姜书艳数字逻辑设计及应用13.ppt（32页珍藏版）》请在三一办公上搜索。

1、1,Chapter 6 Combinational Logic Design Practices(组合逻辑设计实践),Documentation Standard and Circuit Timing(文档标准和电路定时)Commonly Used MSI Combinational Logic Device(常用的中规模组合逻辑器件),Digital Logic Design and Application(数字逻辑设计及应用),诉忽辊响体挠袄贷租靖稽缅赃掇苫话质辰判咏耘桶悸惠责约尔帚芬白同渡姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,2,Review of Last

2、Class(内容回顾),6.1 Documentation Standard(文档标准)Signal Name and Active Level(信号名和有效电平)Bubble-to-Bubble Logic Design(“圈到圈”逻辑设计),Digital Logic Design and Application(数字逻辑设计及应用),涕盆栽儿桶批虾析僚嵌赌则囊纲撅据雪诛化煞无并挤牺夯洁拾狭堰鼓皆趋姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,3,6.2 Circuit Timing(电路定时)Propagation Delay(传播延迟)Timing Analysis

3、(定时分析)Timing Diagram(定时图),Review of Last Class(内容回顾),Digital Logic Design and Application(数字逻辑设计及应用),晾钦轨廖靴紧箍琳拘完傀啊门逮媒脐附帖湘揩廊莲权埋此付颗菜贾绸耸仔姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,4,开关状态：1闭合、0断开灯的状态：1亮、0不亮,逻辑与：当且仅当所有输入条件都有效时，输出状态才有效。,开关状态：0闭合、1断开灯的状态：0亮、1不亮,F=A+B=(A B),Review of Last Class(内容回顾),Digital Logic Des

4、ign and Application(数字逻辑设计及应用),霄淬槛然屠乱减呕味晶免诌悔棕院源伯谷触世师绽毯冰代泉感联仗棱轧就姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,5,开关的有效状态：闭合灯的有效状态：亮,有反相圈的引脚表示低电平有效,给定逻辑功能只在符号框的内部发生,Review of Last Class(内容回顾),Digital Logic Design and Application(数字逻辑设计及应用),拦卤爽朵脾郎诬症钎名熟罢汰棉牲肋烫允旭湖萧挪础浇闷大钠汹乎略尚匙姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,6,Decoders(

5、译码器)Encoders(编码器)Multiplexers(多路复用器)Parity Circuits(奇偶校验)Comparators(比较器)Adders(加法器),Commonly Used MSI Combinational Logic Device(常用中规模组合逻辑器件）,Input Code Word,Output Code Word,Digital Logic Design and Application(数字逻辑设计及应用),孺探桃峰舷蛾喉落媳抖矣督式辐夸炯宵敲唬屈改场梗臼伶吞今抬迫嗜胶涧姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,7,6.4 Decod

6、er（译码器）,Binary Decoder(二进制译码器),Yi=EN mi,当使能端有效时Yi=mi,Truth Table for a 2-to-4 Binary Decoder,Digital Logic Design and Application(数字逻辑设计及应用),刁缀供灵炔蔽掳驰真棉拄争貉向景渗雹衣钵噶键爷卸绕饯沦厢垂栅卞恢朗姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,8,The 74x139 Dual 2-to-4 Decoder(双2-4译码器74x139),74x139,1 X X 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 1 0

7、 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1,Truth Table for One-half of a 74x139Dual 2-to-4 Decoder,衰盗观确充公水逾与佬灿阶粪期篙哈译剔捅窍祝冶怠淖旅殃窍十讨吨炳笆姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,9,74x139,Digital Logic Design and Application(数字逻辑设计及应用),譬辽间企女浸半矗悠睦耍堵载立蓖叉粕儒喜驰仑草姜弓浴氧波鸵炸匿徽薛姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,10,Yi=EN mi,Yi_L=Yi=(EN mi

8、),EN=G1 G2A G2B=G1 G2A_L G2B_L,Digital Logic Design and Application(数字逻辑设计及应用),弛霖放广减要盅绊炯长莎宋帅镶誓仅汀棋瘦找维钳篙迫层峻马厉扎垣怯兵姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,11,用74x138设计4-16译码器,思路：16个输出需要 片74x138？,任何时刻只有一片在工作。4个输入中，哪些位控制片选哪些位控制输入,Cascading Binary Decoders(级联二进制译码器）,汽菌旨点街阂朴互哪甥袄柳擒绣惋盏尺聘慧妈妻属鹏九黍鹊莹苑纳纠萌盅姜书艳 数字逻辑设计及应用 1

9、3姜书艳 数字逻辑设计及应用 13,12,Consider:How to make a 5-to-32 Decoder with 3-to-8 Decoder?(思考：用74x138设计 5-32 译码器)How many 74x138 chips to be usedwith 32 outputs?(32个输出需要多少片74x138？)Control that only one chip works in any time(控制任何时刻只有一片工作)Use the Enable Inputs(利用使能端),Digital Logic Design and Application(数字逻辑设计

10、及应用),丧刘郑误泽缆苏库喝搀搞件屠婉含寒谁瓜撂垒虫饥苏弃边钵京基趟盾祸入姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,13,Consider:How to make a 5-to-32 Decoder with 3-to-8 Decoder?(思考：用74x138设计 5-32 译码器),Control inputs of three low-order bits of a 5-bit code word(5个输入的低3位控制输入)Control chips of two high-order bits of a 5-bit code word(5个输入的高2位控制片选)

11、Use 2-to-4 Decoder(利用 2-4 译码器),Figure 6-37,Digital Logic Design and Application(数字逻辑设计及应用),迷塌翘宪窜菌捧科院鹰蠢里购纱视咙瘤颧姥狠手寸蔼匀粪涨霹怜叼炭兄子姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,14,补充：用译码器和逻辑门实现逻辑函数,F=(X,Y,Z)(0,3,6,7)=(X,Y,Z)(1,2,4,5),对于二进制译码器：Yi=EN mi 当使能端有效时，Yi=mi对低电平有效输出：Yi_L=Yi 当使能端有效时，Yi_L=mi=Mi,Digital Logic Design

12、 and Application(数字逻辑设计及应用),雀视减喉灼衔澜疾坞胸泊县呀牺茧讲葱廊樱僧栏铲柬湃迭倚常推篓刷倒某姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,15,用译码器和逻辑门实现逻辑函数,ZYX,F=(X,Y,Z)(0,3,6,7),当使能端有效时Yi=mi,Digital Logic Design and Application(数字逻辑设计及应用),藏觉郁绘多奉碉海瘟依诊畅息朱桔隘万渝螺欧虱角仰很朽龟辣欢煤打障烙姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,16,用译码器和逻辑门实现逻辑函数,ZYX,F=(X,Y,Z)(0,3,6,7)

13、,Digital Logic Design and Application(数字逻辑设计及应用),剩彻钟骗汹孰冕候慰宗慷沃禽共倪疾天晚小屎传株耐挽案蹿蔫妒貉士寂犬姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,17,=M1 M2 M4 M5,=m1 m2 m4 m5,F=(X,Y,Z)(1,2,4,5),ZYX,Digital Logic Design and Application(数字逻辑设计及应用),嘉翅帐辩输殴蝴铂允逗漆塌山沤搅咒捻茫喀易该株铬督略莉咐芹犀陛枣谰姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,18,BCD Decoder(二十进制译码

14、器),Inputs:4-bit BCD codeOutputs:1-out-of 10 Code,多余的6个状态如何处理？,输出均无效：拒绝“翻译”,作为任意项处理 电路内部结构简单,Digital Logic Design and Application(数字逻辑设计及应用),晤嗡茫甜秦膊王玩刀央摘冒格购暗送州迸典惺兄卉呵吁考泥盂枯截馆纤衙姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,19,二-十进制译码器,任 意 项,Digital Logic Design and Application(数字逻辑设计及应用),再供伊热榔致序禹掷愉獭评耗苍帽赡亡锑峨堡拴合桑烟饲怂偏述磅

15、严沪辗姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,20,6.4.8 Seven-Segment Decoders(七段显示译码器),Normally use(常用的有)：Light-Emitting Diodes（LED,半导体数码管）Liquid-Crystal Display（LCD,液晶数码管）,Digital Logic Design and Application(数字逻辑设计及应用),呜肾档砂捡摆通硕曝穴贸雄鬼屎钟洼盯挺厉酵涡碘肠儿岗这葛驼巍士泼戈姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,21,21,Multiple-Output Ex

16、ample:BCD to 7-Segment Converter,abcdefg,1111110,0110000,1101101,f,b,d,g,e,c,(b),(a),卵肮轮乐痒菱忆客慈玻绕讹线斌薪蛰廊柑却苍丘各枉冬镁婉提屁静蚂乓斡姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,22,Multiple-Output Example:BCD to 7-Segment Converter,a=wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz,b=wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz+wxyz,a,f,b,d,g,e,

17、c,a,.,朱凰镍阴狙灵贩大啮肯譬斟噎成凸哎尺狰赦日嘛贸龟迎匙慧倒罪艺桥讶丢姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,23,Input code:4-bit BCD 输入信号：BCD码（用A3A2A1A0表示）Output Code:Seven-Segment Code 输出：七段码（的驱动信号）a g 1 表示亮(On)，0 表示灭(Off),1111110,1101101,0011111,6.4.8 Seven-Segment Decoders(七段显示译码器),Digital Logic Design and Application(数字逻辑设计及应用),磁铃杰衍

18、好件杯懦抒怖钎量槐黄骸郧幻倾热亲辖溜喷妮绿蜀惑阀脂帘缴竟姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,24,七段显示译码器的真值表,Digital Logic Design and Application(数字逻辑设计及应用),迈酸祁欠聪偶蓉斡瘦侦茎慈沸挝着孤瞻巨差齿尤挽紧谅仅拟淖匀匣氓唱恒姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,25,Karnaugh Maps for BCD-Seven-Segment Decoder(BCD-七段显示译码器的卡诺图),Digital Logic Design and Application(数字逻辑设计及应用)

19、,翰舅脯蔑苹赠冀臣才郸杂衣蝴议渐脐叮女毗刀拎档庶次反邹执绣健饭恒难姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,26,Karnaugh Maps for BCD-Seven-Segment Decoder(BCD-七段显示译码器的卡诺图),Digital Logic Design and Application(数字逻辑设计及应用),彤霞晰围滚啥枯思遗乾搀轩疙醒恤咒钝眯讽谭瘤隶浦结减荔茨埋斤铲蹈郝姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,27,Karnaugh Maps for BCD-Seven-Segment Decoder(BCD-七段显示译码

20、器的卡诺图),Digital Logic Design and Application(数字逻辑设计及应用),睁碴冻触柿睡灵据铆个茅汝盾妨烷闯扫尺恼努下搁私乐氯漫泵域蓟妊伴剪姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,28,Karnaugh Maps for BCD-Seven-Segment Decoder(BCD-七段显示译码器的卡诺图),Digital Logic Design and Application(数字逻辑设计及应用),瓜牧抒跌醛船绎绸岗泳极逗阜径铡储部懦熄予灰窥圭姿风记誉黔椒瞪谨渍姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,29,

21、回顾：组合电路的综合,要求设计一个七段显示译码器逻辑抽象，得到真值表选择器件类型采用基本门电路实现，利用卡诺图化简采用二进制译码器实现，变换为标准和形式电路处理，得到电路图,Digital Logic Design and Application(数字逻辑设计及应用),转吃霍箔太彪檀彼刽辈题处推艺仗烂澎汁适方税岁株拉羔匪屿蛹注絮把父姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,30,第六章 作业（四版）,6.20(a)(c)(e)6.316.326.336.41:用MSI和SSI设计6.436.386.47,Digital Logic Design and Applicat

22、ion(数字逻辑设计及应用),菲能痪着案居高挟镜褒趣廖峦照续歇钦期呛凋艘拷契胀爸仲掐织证鹅渴签姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,31,第五章 作业,5.19(6.20)(a)(b)(c)5.82(6.43)5.85(6.41)用MSI和SSI设计5.31(6.31)5.32(6.32)5.34(6.33)5.36（6.38）5.40(6.47),Digital Logic Design and Application(数字逻辑设计及应用),梅滚炼咒拂模税卤二恶刑棵醋直埃漫叭唆钨抖阔青宗掠待捆驯龋洋橡婚贪姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,32,用译码器和逻辑门实现逻辑函数,F=(X,Y,Z)(1,3,5,6),Digital Logic Design and Application(数字逻辑设计及应用),A Class Problem(每课一题),篮辙创篇朝花涩灾潘欧值咆瞧捎蠢酶战蛹只卷榜牌挑酿促基月创土蹭脾租姜书艳 数字逻辑设计及应用 13姜书艳 数字逻辑设计及应用 13,