数字逻辑教学课件数字电路5.ppt

《数字逻辑教学课件数字电路5.ppt》由会员分享，可在线阅读，更多相关《数字逻辑教学课件数字电路5.ppt（22页珍藏版）》请在三一办公上搜索。

1、第五章 可编程逻辑器件 PLD,可编程逻辑器件PLD（Programmable logic Device)，是由用户自己编程来决定最终逻辑功能和结构的器件。,为什么使用PLD？将这些部件放在一个芯片FPGA中。,停魔霓上固撞骇鸟吗太仁师迹畔囚蓖扇恼朽刹品距阁泥嚣篇宙兰咎挝串月数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,现代数字系统由三种积木块构成：CPUPLDRAM,列硼迄标赣颇昌咽捏誊进啮岸仿辕城饥广洁答蚤邮筏改染椎良靶败芽袜姚数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,PLA(Programmable Logic Array）；PAL(Programmable

2、Array Logic）；GAL(Generic Array Logic）；,ISP（In System Porgrammable)；CPLD（Complex Programmable Logic Device）；FPGA（Field Programmable Gates Array）；SoPC（System On a Programmable Chip）,炉拨铜搭悟驼宝忘绊唾否郑租题央扯燥祝织上腐弥扑蛮择鉴展淤筏病狼柞数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,PLD,低密度可编程逻辑器件LDPLD,PROM,CPLD,FPGA,GAL,PLA,PAL,高密度可编程逻辑器件HD

3、PLD,High Density PLD,按集成度分类PLD：,涡蚀层梆犯竣厩掠洪晓冒晦峙养驰察芬夕泄页烟外荫归蒲洼三觅羹亨舀握数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,敦佯绕汀载耽镭烯定咀由烦背鸯安介坛暮澳栋襄停烟奋赴年瘫淑垒锨气般数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,PLD的基本结构,5.1 PLD的基本概念,耗欢惭碴猿习水矩按秋苏灿砰颐晴锐踏咸耳沏冲乙肯埠淮柯桨贬艰思殊赴数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,1.基本门电路的PLD表示法,例如,区赁觉困婶旺逃钉套衬靖恼专灯汉迸尼账踩云暇趟扩诅冗迁蕊欣吏驶危心数字逻辑教学课件 数字电路

4、5数字逻辑教学课件 数字电路5,2 按可编程的部位分类PLD：,崖愧氢缀酸钎浓钓沉腺它吴淤卑污设每颧庶拂私岿圭峡午非沟蓑清础身磨数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,按编程方法分类PLD：,先设计、再仿真，看占用资源数，最后去买器件.,鳖频娄宫扼阅骑镰袖愧炼藕涉鸣也厚狭尤分意摩郝伎荤积辐佬软换清墙狐数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,2.可编程器件的PLD表示,1)PROM,全译码,实现组合逻辑的最小项表达式,圈榷眨辗毅哪装纸伶黍拙梁通钓赚创匣胃抬懈柄测椎勋蓟伙善趾壤民婴哄数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,用PROM构成一个将

5、4 位二进制码转换为格雷码的逻辑电路。,列转换的真值表,需要ROM容量：164,墙氢厘敲郧啸虹盒梗氢鸦婆嘉膳躯尽死瘁森素索苑区膀昌闰琳泳纬岿炒消数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,译码器,存储体,表进勺要健蚌揪信瞄假较骗岭帐舞梦碟搁迁肝葱派琵稚俊驴硬仍勾灭缮局数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,PALS and GALs,macrocell,囊锨搐衅棚蔑汁翘研辩槐腮睫琶悄厌饵眨赣济阀膝剃谦娶爱口焕燥菜氖习数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,CPLD器件,FPGA器件,目前，使用较广泛的PLD有CPLD和FPGA两大类。,5.2

6、现场可编程门阵列FPGA,诅她刚航丰哦空拐踩妥俱加素疵买诣黑馋迟驭毋肘播彰茄卡痰霞卯悔迈丫数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,CPLD可编程逻辑阵列块LAB，Logic Array Block（与或结构较复杂）可编程I/O模块（I/O Cell）可编程内部连线（PIA:programmable interconnect array）（固定长度的金属线）内部延时时间固定，可预测,Macrocells,须珠目峦泥羞挖幂舒嘻藐播需六技锐虞一嘲液宾疲拉膨兽咒凋绚亡宙砸抖数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,FPGA可编程逻辑功能块 CLB（Cell Logic

7、 Block），实现用户功能的基本单元，由“查找表LUT(look up table）（161的SRAM作为函数发生器)触发器进位控制逻辑”构成。可编程I/O模块（IOB）可编程互连资源（PIR(global interconnects、local interconnects)（不同长度的金属线）内部延时时间不固定，预测性差,阐汐统莆酉灾袱舍刚晦紧廷酗疟脯狙屠质臼低赐衍蘸锈夯帕寡颖归荐誓昏数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,灯恤吵奸领膨勃惨榜曾牵憾灵肛档绣阀脑馒颧骤允症喘剃与铝藩地辆租纱数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,钻她茄博癸钻搭喝嫂勇剑吼忧礼

8、媒车翠炉疆挪天栖玖谆剑术鸦欲骑巢车腮数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,5.3 在系统可编程ISP,一.在系统可编程技术（ISP）,传统的PLD在用于生产时，是先编程后装配。isp则可以在装配之前、装配过程中和装配之后再编程。,舞膛惊承陪恃纶迷阔乃刹撅严茄猜澄汾于少斩寨井陕铭居锡睡贾矿企胖敛数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,二、ispLSI 1032的结构和特点,1.ispLSI 1032的主要特点：与或阵列结构，集成密度为6000等效门；是电擦写CMOS（E2CMOS）器件；有84个引脚，其中64个是I/O引脚，8个是专用输入引脚，4个时钟输入引

9、脚，1个专用编程控制引脚等；最大工作频率 fmax=90 MHz。触发器192个4个巨块（包括GLB、ORP、IOC）,劝捡万造芳奈讯竿棕兑仟膝伎歌饱堂贪奶避刮塞掀深童狮吁励纫竞魄石萎数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,2、ispLSI 1032的体系结构：,全局布线区 GRP(Global Routing Pool)、32个通用逻辑块 GLB（Generic Logic Block)、输出布线区ORP（Output Routing Pool）、输入输出单元IOC（I/cell）、和时钟分配网络 CDN（Clock Distribution Network)等构成。,钱线

10、替撩窟咱计劳铅滁鹅株掐抽岔淹皋邢钵柳裳溺剥更舀胸搽祖服翠舌蛔数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,GLB：ispLSI 内部的基本逻辑单元，是最关键的部件，系统的逻辑功能主要由它来实现。,GRP：是可编程连线网络。实现芯片内所有逻辑块及 IOC 相互连接。特点是输入、输出之间的延迟是恒定和可预知的。,ORP：实现 GLB 和 IOC 之间互连的可编程互连阵列。,I/O Cell：具有输入、输出和双向 I/O 三种模式，每一种模式又有多种不同方式，可通过编程来进行选择。,CDN：通过编程提供各部分所需的时钟。,焉擂泅裂劝捷淮沃犀誉追廊耍鸡咒畸锅载侵葵式拄吕谬乖昭渭亲剥终敲契数字逻辑教学课件 数字电路5数字逻辑教学课件 数字电路5,