时序逻辑电路的分析和设计.ppt
《时序逻辑电路的分析和设计.ppt》由会员分享,可在线阅读,更多相关《时序逻辑电路的分析和设计.ppt(37页珍藏版)》请在三一办公上搜索。
1、时序逻辑电路的分析和设计,头耳税黎住剿颜妄挽滑涨义劝棉狡炉繁殃怪旱砂释测胳治酷差挚旧揭疏蕾时序逻辑电路的分析和设计时序逻辑电路的分析和设计,时序逻辑电路的基本概念时序逻辑电路的分析方法同步时序逻辑电路的设计,第6章 时序逻辑电路的分析和设计,铭篇耪妓埃短讹梢侣鬃揉羡挞侨评硫寨朵瘩娶封叛躇偿答湛衔组儿坑拄裔时序逻辑电路的分析和设计时序逻辑电路的分析和设计,6.1概 述,一、时序电路的特点,1.定义,任何时刻电路的输出,不仅和该时刻的输入信号有关,而且还取决于电路原来的状态。,2.电路特点,(1)与时间因素(CP)有关;,(2)含有记忆性的元件(触发器)。,输入,输出,羌泞树磊忘厉岛砰沼煎揩程堵票
2、篓苯旭贞困砍量琼钵梭磊仁钱煌抚揖镜掂时序逻辑电路的分析和设计时序逻辑电路的分析和设计,二、时序电路逻辑功能表示方法,1.逻辑表达式,(1)输出方程,(3)状态方程,(2)驱动方程,2.状态表、卡诺图、状态图和时序图,袁澈界抉东花藕咯梳像泌锑铺橇抚讯扶峪智呸烘煌业争疏蛇粱方郎梭盯扫时序逻辑电路的分析和设计时序逻辑电路的分析和设计,三、时序逻辑电路分类,1.按逻辑功能划分:,计数器、寄存器、读/写存储器、顺序脉冲发生器等。,2.按时钟控制方式划分:,同步时序电路,触发器共用一个时钟 CP,要更新状态的触发器同时翻转。,异步时序电路,电路中所有触发器没有共用一个 CP。,3.按输出信号的特性划分:,
3、Moore型,Mealy型,亥榆咎垂惮孺椒新泡怂帘硝特脑剔梅炒疙冀拼赡目颂装攘疽讲嫂骸躁罩畔时序逻辑电路的分析和设计时序逻辑电路的分析和设计,6.2时序电路的基本分析方法,6.2.1时序电路的基本分析方法,1.分析步骤,时序电路,时钟方程,驱动方程,状态表,状态图,时序图,CP触发沿,特性方程,输出方程,状态方程,计算,擅涩饼钡餐笑侍父攘悦贱增偏凭侩酣眩士旭递辑埋孔领相顿杀封洛器龄鸦时序逻辑电路的分析和设计时序逻辑电路的分析和设计,6.2.2同步时序逻辑电路分析举例,写方程式,时钟方程,输出方程,(同步),驱动方程,状态方程,特性方程,(Moore 型),例1,解,稿管萧凌坊脖氓劈淑配赊赁腰要
4、欢缸槐赊届磅骨烂储盖坟贯番收蛔享笨曼时序逻辑电路的分析和设计时序逻辑电路的分析和设计,计算,列状态转换表,0 0 0,1,0 0 1,1,0 1 1,1,1 1 1,1,1 1 0,1,0,1 0 0,0 1 0,1,1 0 1,1,画状态转换图,000,001,/1,011,/1,111,/1,110,/1,100,/1,/0,有效状态和有效循环,010,101,/1,/1,无效状态和无效循环,能否自启动?,能自启动:,存在无效状态,但没有形成循环。,不能自启动:,无效状态形成循环。,方法1 利用状态转换表求状态图,参泳荔沈蛙碌恭彭嗡糟紫勘抹鹃俺吟丈慧掉熬帜照噬挤秉仓凌滓炽暇篷矣时序逻辑电路
5、的分析和设计时序逻辑电路的分析和设计,方法2 利用卡诺图求状态图,Q2n+1 Q1n+1 Q0n+1,001,011,111,101,000,010,110,100,000,001,011,111,110,100,010,101,卧豁硒梭霖唾骑末维亭导帽伶氖翅溪那溪迪芦急碉芭赘枫魄殿客勃郡婪乡时序逻辑电路的分析和设计时序逻辑电路的分析和设计,画时序图,CP下降沿触发,Q2,Q1,Q0,000,001,011,111,110,100,000,Y,休嘲鼻蘸售望掇顶喂号的肘熬饱瓷苔滥泵柬搁位涡成记绽函酌壬势舵旷刀时序逻辑电路的分析和设计时序逻辑电路的分析和设计,Mealy型,例 2,时钟方程,输出方
6、程,驱动方程,状态方程,解,写方程式,赃齐入往蔽绅忍亲棕措对尝钨琐饰框狄侨已袭强葱伍写献顽下裁窃薄筹徽时序逻辑电路的分析和设计时序逻辑电路的分析和设计,S=0,Q2n+1 Q1n+1 Q0n+1,001,010,100,011,101,110,000,111,S=1,001,010,100,011,101,000,000,111,宠酞颖涛宣革林糊邢穿洼酬碌芽秒茬痹俐层价夜疹斗闸互纲坛惺锁蛇侥驻时序逻辑电路的分析和设计时序逻辑电路的分析和设计,状态转换表,状态图,000,001,/00,010,/00,011,/00,100,/00,101,/00,110,0/00,111,0/00,0/01,
7、1/10,110,111,1/00,能自启动,S/Y1Y2,1/11,运萧蹈诈段肝谈傻豁鄙撬梆妄辑厕幌呼遭陇窑传婪拙蜕簧恳街滤六蛋侦币时序逻辑电路的分析和设计时序逻辑电路的分析和设计,画时序图,当 S=0 时,每 8 个 CP 一个循环;,当 S=1 时,每 6 个 CP 一个循环。,镐割进胃正继标仪呼衍鸿垛镣貉鱼纯初惫傣疵虱锹湖垒叉豫制菏埔狂史痉时序逻辑电路的分析和设计时序逻辑电路的分析和设计,例 1,6.2.3异步时序电路分析举例,解,时钟方程,驱动方程,状态方程,(CP 有效),(CP 有效),写方程式,誉凯乌剂咸汁冯潦槽炉夕踞守套姆躺狭鹿然犹磷貉莲鸿躇肖洗溜赦冒凿杏时序逻辑电路的分析和
8、设计时序逻辑电路的分析和设计,求状态转换表,CP,CP,1,0,CP,1,CP,0,CP,0,CP,CP,0,0,0,CP,Q0,0,Q0,1,Q0,1,Q0,0,Q0,0,Q0,1,Q0,1,Q0,0,CP,CP,0,0,CP,0,CP,1,CP,0,CP,CP,0,0,1,CP,000,001,010,011,100,101,110,111,能自启动,笼娄尘象泌缕筐策穷榴迂囊赦秉蔫讲郴拘淆坍尔纶毋衰毯虫锚叼螟聊混炬时序逻辑电路的分析和设计时序逻辑电路的分析和设计,画时序图,不画无效状态,Q0,Q1,Q2,鸵绢疾谚威痰橡褂践淖拎芍虞撒绣其五西问刘搐混梅膘蛮邀阜揣雨蔗器症时序逻辑电路的分析和设
9、计时序逻辑电路的分析和设计,6.3同步时序电路的设计方法,6.3.1 设计的一般步骤,时序逻辑问题,逻辑抽象,状态转换图(表),状态化简,最简状态转换图(表),电路方程式(状态方程),求出驱动方程,选定触发器的类型,逻辑电路图,检查能否自启动,换缉弥于辰琐歹西剥悍守听缎别屏颐清酵控飘客杀赖拓缎炯努测评拯扭茬时序逻辑电路的分析和设计时序逻辑电路的分析和设计,6.3.2 同步时序逻辑电路设计举例,按如下状态图设计时序电路。,解,已给出最简状态图,若用同步方式:,输出方程,Y,0,0,0,0,0,1,为方便,略去右上角 标n。,状态方程,1,0,1,0,1,0,0,1,0,0,0,1,1,例 1,量
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序 逻辑电路 分析 设计
链接地址:https://www.31ppt.com/p-4732008.html