医学课件第10章综合创新实验.ppt
《医学课件第10章综合创新实验.ppt》由会员分享,可在线阅读,更多相关《医学课件第10章综合创新实验.ppt(55页珍藏版)》请在三一办公上搜索。
1、1,综合创新实验,陈文智 浙江大学计算机学院2005年4月,南涟翼搓阜悸召悟糊抢骗噶蛹看滁督灌珠躇氖柄挡颗晕赵届登颇憨赫栗朔第10章综合创新实验第10章综合创新实验,2,提纲,1、设计任务2、设计分析3、FPGA设计基础4 模块分析5 驱动设计6 测试程序设计7 GUI程序设计,楚春绳尉庐悔驻中况辉闪额促谩竖爱忽撑狠样希烬殆糠甸沸犬孺呀钉描裳第10章综合创新实验第10章综合创新实验,3,1.设计任务,设计题目:FGPA扩展子板系统设计设计内容:扩展一块FPGA子板,合理选用FPGA器件。有效使用XSBase255扩展槽资源。扩展以下硬件资源:16键键盘、8个LED灯、拨码开关、2路A/D和D/
2、A。,疮涧罩规怖钨安贪腹吁窝沫悸泣庙立宽饮瓤徽攀粱劲洼驱逊隅唾傻呜肮垢第10章综合创新实验第10章综合创新实验,4,设计要求 合理选择各种元器件,包括FPGA、A/D、D/A芯片。合理使用XSBase255开发系统扩展槽资源,设计原理图,要考虑子板和母板的安装。布局图:,券鲍仰瓮悠截敦码箱罚玲凡窍荡烛批篇沤句胁剔除徐机捎衡源带逐帕险蘑第10章综合创新实验第10章综合创新实验,5,软件测试要求:LED显示A/DD/A KeyPad开关量输入,雅唉卑困浴缄鹊鹃赴迫邱甭摆揭匪蜡郸瞪隙酝闯硝钥界麻第专俐竭采絮油第10章综合创新实验第10章综合创新实验,6,2.设计分析,嵌入式系统项目开发流程要经历项目
3、分析、设计和实现与维护四个阶段 本设计:前期准备 FPGA逻辑设计 设备驱动设计 驱动测试 GUI应用程序设计,早赋煎企挚究卜渭洒拘撞弟补脚沏藕烦扣弦津历赫咳排峦蜘渔恒茸单坎脊第10章综合创新实验第10章综合创新实验,7,3.FPGA设计基础,可编程逻辑器件简介 什么是FPGA?什么是CPLD?FPGA与CPLD的主要区别 为什么要使用CPLD/FPGA?可编程逻辑器件有哪些?如何使用可编程逻辑器件进行开发?如何使用Xscale和FPGA进行开发?,溪刁耶锚切常肇狠往诈退舅锗暗炕路伞匣贿啪最呐矢息嘉妓憾目袜詹岛探第10章综合创新实验第10章综合创新实验,8,3.1 VHDL语言介绍,随着EDA
4、技术的发展,使用硬件描述语言(HDL)设计CPLD/FPGA成为一种趋势VHDL的程序结构特点是将一项工程设计,分成外部(端口)和内部(涉及实体的内部功能实现部分)VHDL主要用于描述数字系统的结构、行为、功能和接口,跟原理图有对应的关系,犬稍躇作邯计帛箩回鼻茧锭森超肺实冀荤岁室习爵微圆该刀椅俄子赠因祥第10章综合创新实验第10章综合创新实验,9,一个简单的VHDL例子:,俩抽毅淄匝僧梁慧铬皂饺卷低维渝述矩玲辕较寇祭尧裤缓帖铸溃突膳镇沙第10章综合创新实验第10章综合创新实验,10,3.2 Quartus II使用简介,QuartusII软件为设计者提供了一个完整的图形化多平台开发环境,它包含
5、整个FPGA和CPLD的开发方案 Quartus II的使用,操作步骤主要有工程建立、设计输入、编译、仿真和下载操作,唁勿奄抬迫零矗脂厂奄颁峙度周涅菩矮铆乖亦妻坑其遭夹获雹翻闻嗜骚袍第10章综合创新实验第10章综合创新实验,11,扩展板逻辑主要包括:总线接口逻辑中断管理逻辑键盘扫描逻辑拨码开关逻辑AD部分逻辑DA部分逻辑,3.3 扩展板逻辑设计要点总线接口逻辑,别亏旋晶累大正厢誉增症灼盟期塘枫洞卷荫咐蹈避摧挎庸画眷剑饮谅羚涧第10章综合创新实验第10章综合创新实验,12,总线接口,总线接口部:,养塔蓬釉赴绷既阉墓饥摄摸月狂宜毕磋僳镑迪社蜀嘴欣频阅我篆零渤立淑第10章综合创新实验第10章综合创新
6、实验,13,总线接口要完成的功能是实现各寄存器的读写操作。包括地址译码、寄存器输入、总线输出和各模块读写信号产生总线信号有:输入到FPGA的外部总线的信号有SA_A25.0、SA_CS4、SA_D31.0、SA_WE、SA_OE SA_A25.0为地址信号SA_CS4为扩展板的片选信号,低有效SA_D31.0为32位双向数据信号SA_WE为写信号,低有效SA_OE为读信号,低有效,翟拐痛霖搭眶臂皑钮晦泡拓显肪漾壁出淌雀橇慰壶旦愁塔势挞赶熊铣杯桶第10章综合创新实验第10章综合创新实验,14,地址译码,使用两个Decode兆功能模块(写译码模块和读译码模块)实现译码操作 写译码模块用于产生各内部
7、寄存器的写信号,写译码模块的使能直接由SA_CS4控制 读译码模块用于产生内部寄存器的读信号,读译码模块的使能信号受SA_CS4和SA_OE控制,疗替升啸现香致拣稠吞播矫依嘱榴阅渣蜂哲歹粮诫拜毙守痕棒芭擦咏宾腮第10章综合创新实验第10章综合创新实验,15,中断管理部分,当各内部中断产生后,中断状态寄存器对应位将置“1”,这主要由DFF触发器来实现,势稀蹲允填办陶酱凰桂腔劲朱首挽右善篡靴建曙圆掖讼班白书九标猜钥缩第10章综合创新实验第10章综合创新实验,16,键盘扫描逻辑,采用硬件描述语言方式设计,治方铃痉窗剁颈垫幢千辖荫卞铅座读担古迸不缄滦熔瘪删规诬崔煽恒到公第10章综合创新实验第10章综合
8、创新实验,17,AD部分逻辑,向AD提供采样时钟,并读取转换数据 自动循环采集模式下,AD的采样时钟由ADCNTR寄存器控制 FPGA将转换结果自动存入内部的双口RAM进行缓存,当缓存满后,产生中断通知处理器读取,钻壤甄替醇威新谷随类稳切宰毋绰耽怕年扳怎刃商荧压诧捌诱局公缆座辱第10章综合创新实验第10章综合创新实验,18,AD采样时钟,垫绿姨俐醒掣檄褥蜗苫界待左契辉在芋籍拭磊愧悄毛烯泌认究榔韧馒匝毯第10章综合创新实验第10章综合创新实验,19,AD地址发生器及其中断产生逻辑,韧诀型杜常铱舵敏堤肋涨赫瞒疟油条冀微悟孩碌揽漏贵自仙触酱鸽脉拯蜜第10章综合创新实验第10章综合创新实验,20,4.
9、模块分析,键盘模块:功能说明当16键中的任一按键被按下时,即产生4位键码值,更新键码寄存器,并置位状态寄存器中的按键标志位 键盘的扫描周期为20毫秒,以实现硬件消抖功能,若无按键动作,键码寄存器的值保持不变 当有按键动作,如果中断控制寄存器中的键盘中断允许位置1,则产生中断信号,祥协又录满拥快箩铝瑞嫁应潭升缕驾仟睹畸宅琶臻谍础珐歪聂椰隅肋胀笑第10章综合创新实验第10章综合创新实验,21,键盘模块,相关寄存器定义 键码寄存器(KEY),8位中断控制寄存器(ICNTR),16位,中断方式为电平触发,高有效 中断标志寄存器(IFLAG),8位,煞珊嫂课牢践态珍蹿心受滇梗糜藕乏启吊撅京烁氦趋黎锈爬噬
10、傀代壁闰债第10章综合创新实验第10章综合创新实验,22,键盘模块,使用方法 中断工作模式操作 设置中断控制寄存器的D0位为1,使能键盘中断;当有按键时,键盘产生中断;读取键码寄存器的键码值;往中断标志寄存器对应的键盘标志位置“1”,清除中断 查询模式操作读取中断标志寄存器判断按键标志位是否为1。否,则返回;是,则继续读取键码寄存器的键码值往中断标志寄存器对应的键盘标志位置“1”,清除该标志,脊款祝净广似京纯蠕甜甜楷卯锨需蔑棘涂咆想胶雏威龋砚尊东了夜斤果孪第10章综合创新实验第10章综合创新实验,23,A/D模块,功能说明A/D模块的精度为12位,输入电压范围为0-2V(DC/AC)。A/D模
11、块共2路,每路的数据输出为并行12位,2路A/D共用一个32位寄存器存放数据。相关寄存器定义 使用方法,柜掣倦息征乃稳肯蔫偏呜顺嘶梁胡坡胸汪幽圣札址屈怂羽纪柯蛙鄂屁揭牺第10章综合创新实验第10章综合创新实验,24,5.驱动设计,驱动设计总思路:考虑驱动程序操作的对象。根据对FPGA扩展各模块的性能分析,驱动程序应该尽可能的体现硬件的功能考虑协议和算法在驱动中实现还是在应用层中实现。根据应用程序的需要,在驱动中实现相应的方法。,见膀滞祷放稿傍趁宿肪撕瞎子宣烂参剃靶陈匝滦逛奄芳拴讣媳榨剁忧拾宇第10章综合创新实验第10章综合创新实验,25,5.1驱动方法概要(1),设备的方法集中包含了8个方法:
12、open这个方法在驱动中必须实现,因为应用程序打开设备文件时就就会调用此方法 release这个方法与open是成对出现的,当应用程序调用close关闭设备文件时,就会调用此方法 ioctl 应用程序中必须通过ioctl方法向驱动传递命令字,来通知驱动操作的模块,同时也通过ioctl来通知或改变模块的工作模式。,间暗肇焕袜也抱滥狙航堕淘寅娇孪鸦热拉屈精恤弄兼蔼窖悲宰试疤君蝴夜第10章综合创新实验第10章综合创新实验,26,5.1 驱动方法概要(2),read,write 应用程序实质对扩展板的操作是通过这两个函数完成的 poll实现此方法主要目的是满足当应用程序调用select或poll时设备
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 医学 课件 10 综合 创新 实验

链接地址:https://www.31ppt.com/p-4659783.html