[工学]南京理工大学电工电子综合实验数字计时器的设计.doc
《[工学]南京理工大学电工电子综合实验数字计时器的设计.doc》由会员分享,可在线阅读,更多相关《[工学]南京理工大学电工电子综合实验数字计时器的设计.doc(10页珍藏版)》请在三一办公上搜索。
1、南京理工大学目 录一, 实验目的二, 实验仪器三, 设计内容简介四, 设计原理五, 分部电路图及原理六, 电路安装与调试七, 实验中遇到的问题及解决方法八, 心得体会九, 附录一 实验目的1、掌握常见集成电路的工作原理和使用方法,学会单元电路的设计方法。2、锻炼学生的分析问题解决问题的能力以及设计电路和动手组装电路的能力。二实验仪器电源发生器,三用表,示波器,镊子,剪刀三 设计内容简介1、设计一个脉冲发生电路,为计时器提供脉冲、为报时电路提供驱动蜂鸣器的脉冲信号;2、设计计时电路,完成 0分00秒9分59秒计时功能;3、设计报时电路,使数字计时器从9分53 秒开始报时,每隔两秒发一声,共发三声
2、低音,一声高音;即9分53秒、9分55秒、9分57秒发低音(频率1KHZ),9分59秒发高音(频率2KHZ);4、设计校分电路,在任何时候,拨动校分开关,可进行快速校分;5、设计清零电路,具有开机自动清零功能,并且在任何时候,按动清零开关,可以进行计时器清零;6、系统级联调试,将以上电路进行级联完成计时器的所有功能;四 设计原理数字计时器是一个对标准频率(1Hz)进行计数的计数电路。由于计数的起始时间与所需要的起点可能会不相同,所以需要在电路上加一个校分电路,以便将分时刻跳到想要的时刻(这也是为什么校分电路先于蜂鸣电路的原因,这样做节省了很多时间)。为了使标准的1Hz时间信号准确并且稳定,实验
3、中我们使用了石英晶体振荡器构成脉冲发生电路。为了使电路更加简单,实验中我们使用了一片CD4518的集成块对计时器的秒的个位和分的十位进行计数,用74LS161构成模六(六进制)计数器实现对秒的十位进行计数,当低位计数器计满10时向高位产生一个脉冲信号,触发高位计数器计数。由于所使用的计数器都有异步清零端,故可通过简单的电路就可以使电路具有开机清零功能和随时清零功能。五 分部电路图及原理(1) 脉冲电路脉冲电路为计时电路提供频率为1Hz的秒脉冲计数信号,可以用石英晶体振荡器32768和分频器cc4060构成。石英晶体振荡器提供的脉冲频率为32768Hz(=215Hz)而分频器cc4060的最大分
4、频系数是214,因此两者组合最小可提供2 Hz的脉冲信号,为了得到秒脉冲信号,还需再经过一个二分频器件分频,分频可以由74LS74实现。(2) 计时电路此部分为该实验的核心部分。可以用十进制加法计数器cc4518和四位二进制加法计数器74161来实现。cc4518集成了两个十进制加法计数器,可分别作为秒个位计数和分计数,74161改造成六进制计数器作为秒十位计数。图中秒进分进位脉冲处于74161的12号管脚处及EN端。(3) 校分电路校分电路通过与非门实现。原理:正常计数时时开关打在“1”电平,下面的与非门被选通,上面的与非门被封锁,秒进位产生的脉冲送至分计数器的时钟端;当开关打在“0”电平时
5、,上面的与非门被选通,下面的与非门被封锁,校分信号送至分计数器的时钟端。校分信号可由4060分频信号得到,一般选为2Hz。(4) 清零电路74161的清零端接低电平,CD4518的清零端接高电平(接秒十位的清零要经过一个电容)(5)蜂鸣电路(报时电路)需要在某一时刻报时,就将该时刻输出为“1”的信号作为触发信号,选通报时脉冲信号,进行报时。此部分由四与门、二或门、晶体管和蜂鸣器构成。使电路在9分53秒、9分55秒、9分57秒发低音(1KHz),9分59秒发高音(2KHz)即当3QD3QC3QB3QA为1001,2QD2QC2QB2QA为0101,1QD1QC1QB1QA为0011或0101或0
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 工学 南京理工大学 电工 电子 综合 实验 数字 计时器 设计
链接地址:https://www.31ppt.com/p-4532539.html