《专业综合》课程设计HDB3码电路测试与PSK2电路设计.doc

《《专业综合》课程设计HDB3码电路测试与PSK2电路设计.doc》由会员分享，可在线阅读，更多相关《《专业综合》课程设计HDB3码电路测试与PSK2电路设计.doc（41页珍藏版）》请在三一办公上搜索。

1、专业综合课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 信息工程学院 题 目: HDB3码电路测试与PSK2电路设计 课程设计目的：1.通过对THEX-1型综合实验平台的使用，较深入了解通信电路的原理；2.掌握通信电路的测试方法和设计实验的方法；3.学习利用EWB仿真设计简单通信系统的方法；4.练习利用Protel绘制PCB电路的方法；5.提高正确地撰写论文的基本能力。课程设计内容和要求：1.电路测试：测试HDB31，HDB32，HDB33，DPLL，PLL实验电路板。要求详细分析实验电路的工作原理（说明每个元器件的作用和功能），写出测试项目，并对测试结果作出详细分析；如果电路板

2、不能测出所需要的结果，要分析原因，找出电路板损坏的部位。2.用EWB做出PSK2的仿真电路，并测试各点的波形；要求详细分析电路原理（说明每个元器件的作用和功能），对测试结果作出详细分析。3.用Protel绘制CLK的PCB电路。4.查阅不少于6篇参考文献。初始条件：1.THEX-1型综合实验平台及实验指导书；2.示波器，万用表。3.EWB，proteus和Protel软件。时间安排：第18周，安排设计任务；第19周，完成实验测试和仿真电路的设计与测试；第20周，完成PCB电路绘制；撰写设计报告，答辩。指导教师签名： 2011年 月 日系主任（或责任教师）签名： 2011年 月 日目 录1.模拟

3、调制通信系统测试11.1 多级伪随机码发生实验 HDB3111.1.1 实验原理11.1.2 实验测试项目31.1.3 实验测试结果31.1.4 实验结果分析41.2 HDB3编码实验 HDB3241.2.1 实验原理41.2.2 实验测试项目71.2.3 实验测试结果71.2.4 实验结果分析91.3 HDB3译码实验 HDB3391.3.1 实验原理91.3.2 实验测试项目101.3.3 实验测试结果111.3.4 实验结果分析111.4 数字锁相环提取同步信号实验 DPLL111.4.1 实验原理111.4.2 实验测试项目151.4.3 实验测试结果161.4.4 实验结果分析171

4、.5 锁相频率合成器实验 PLL171.5.1 实验原理171.6 环路参数设计方法211.7 环路参数设计举例221.7.1 实验测试项目231.7.2 实验测试结果241.7.3 实验结果分析242.PSK2电路仿真252.1 实验原理252.2 仿真波形303.时钟与三级伪码发生（CLK）的PCB图333.1 实验原理333.2 CLK的PCB图354.课设设计小结365.参考文献37HDB3码电路测试与PSK2电路设计1.模拟调制通信系统测试1.1 多级伪随机码发生实验 HDB311.1.1 实验原理（一）电路组成多级伪随机码发生实验是供给HDB3、PSK等实验所需时钟和基带信号。图1

5、-1、1-2是实验电原理图，由以下电路组成：1内时钟信号源；2多级分频电路；33级伪随机码发生电路；44级伪随机码发生电路；55级伪随机码发生电路。 图1-1 实验原理图图1-2 实验原理图2（二）电路工作原理1内时钟信号源内时钟信号源由晶振J1、电阻R2和R3、电容C1、非门U1A，U1B组成，若电路加电后，在U1A的输出端输出一个比较理想的方波信号，输出振荡频率为4.096MHz，经过D触发器U2B进行二分频，输出为2.048MHz方波信号。2三级基准信号分频设电路的输入时钟信号为2.048MHz的方波，由可预置四位二进制计数器（带直接清零）组成的三级分频电路组成，可逐次分频至1K方波。U

6、3、U4、U5的第二引脚为各级时钟输入端，输入时钟为2.048MHz、P128KHz、8KH。33级伪随机码发生器电路伪随机序列，也称作m序列，它的显著特点是：（a）随机特性；（b）预先可确定性；（c）可重复实现。电路由三级D触发器和异或门组成的三级反馈移存器组成。44级伪随机码发生器电路电路由4级D触发器和异或门组成的4级反馈移位寄存器。本电路是利用带有两个反馈抽头的4级反馈移位寄存器。55级伪随机码发生器电路电路由5级D触发器和异或门组成的5级反馈移位寄存器。本电路是利用带有两个反馈抽头（注意，反馈点是Q0与Q2）的5级反馈移位寄存器组成的。1.1.2 实验测试项目用20MHz双踪示波器观

7、察TP1、TP2、TP3三个测试点的波形，TP1、 TP2、 TP3分别输出2048K、32K、2K时钟信号。TP4输入2K时钟，方可测其三级伪随机、四级伪随机、五级伪随机码的波形。1.1.3 实验测试结果测试波形：图1-3三级伪随机码图1-4 四级伪随机码图1-5 五级伪随机码1.1.4 实验结果分析经验证，实验结果与理论结果一致，脉冲信号波形正确输出。亦可验证其（a）随机特性；（b）预先可确定性；（c）可重复实现。1.2 HDB3编码实验 HDB321.2.1 实验原理在数字通信系统中，有时不经过数字基带信号与信道信号之间的变换，只由终端设备进行信息与数字基带信号之间的变换，然后直接传输数

8、字基带信号。数字基带信号的形式有许多种，在基带传输中经常采用AMI码(符号交替反转码)和HDB3码(三阶高密度双极性码)。1传输码型在数字复用设备中，内部电路多为一端接地，输出的信码一般是单极性非归零信码。这种码在电缆上长距离传输时，为了防止引进干扰信号，电缆的两根线都不能接地(即对地是平衡的)，这里就要选用一种适合线路上传输的码型，通常有以下几点考虑：在选用的码型的频谱中应该没有直流分量，低频分量也应尽量少。这是因为终端机输出电路或再生中继站都是经过变压器与电缆相连接的，而变压器是不能通过直流分量和低频分量的。传输型的频谱中高频分量要尽量少。这是因为电缆中信号线之间的串话在高频部分更为严重，

9、当码型频谱中高频分量较大时，限制了信码的传输距离或传输质量。(3)码型应便于再生定时电路从码流中恢复位定时。若信号连“0”较长，则等效于一段时间没有收脉冲，恢复位定时就困难，所以应该使变换后的码型中连“0”较少。(4)设备简单，码型变换容易实现。(5)选用的码型应使误码率较低。双极性基带信号波形的误码率比单极性信号低。根据这些原则，在传输线路上通常采用AMI码和HDB3码。2AMI码用“0”和“1”代表空号和传号。AMI码的编码规则是“0”码不变，“1”码则交替地转换为+1和-1。当码序列是100100011101时，AMI码为：+100-1000+1-1+10-1。通常脉冲宽度为码元宽度的一

10、半，这种码型交替出现正、负极脉冲，所以没直流分量，低频分量也很少，它的频谱如图35-1所示，AMI码的能量集中于f0/2处(f0为码速率)。这种码的反变换也很容易，在再生信码时，只要将信号整流，即可将“-1”翻转为“+1”，恢复成单极性码。这种码未能解决信码中经常出现的长连“0”的问题。图35-2所示为4级伪随机序列的AMI码及其波形。从AMI码的编码规则看出，它已从一个二进制符号序列变成了一个三进制符号序列，而且也是二进制符号变换成一个三进制符号。把一个二进制符号变换成一个三进制符号所构成的码称为1B/1T码型。图1-6 NRZ-HDB3-AMI编码方式AMI码除有上述特点外，还有编译码电路

11、简单及便于观察误码情况等优点，它是一种基本的线路码，并得到广泛采用。但是，AMI码有一个重要缺点，即当它用来获取定时信息时，由于它可能出现长的连0串，因而会造成提取定时信号的困难。3HDB3码及变换规则为了保持AMI码的优点而克服其缺点，人们提出了许多种类的改进AMI码，HDB3码就是其中有代表性的码。HDB3码的全称是三阶高密度双极性码。它的编码原理是这样的：先把消息代码变换成AMI码，然后去检查AMI码的连0串情况，当没有4个以上连“0”串时，则按AMI规则编码，当出现4个连“0”码时，以码型取代节“000V”或“B00V”代替四连“0”码。选用取代节的原则是：用B脉冲来保证任意两个相连取

12、代节的V脉冲间“1”的个数为奇数。当相邻V脉冲间“1”码数为奇数时，则用“000V”取代，为偶数个时就用“B00V”取代。在V脉冲后面的“1”码和B码都依V脉冲的极性而正负交替改变。为了讨论方便，我们不管“0”码，而把相邻的信码“1”和取代节中的B码用B1B2.Bn表示，Bn后面为V，选取“000V”或“B00V”来满足Bn的n为奇数。当信码中的“1”码依次出现的序列为VB1B2B3. BnVB1时，HDB3码为+ - + -.- - +或为- + - +.+ + -。由此看出，V脉冲是可以辨认的，这是因为Bn和其后出现的V有相同的极性，破坏了相邻码交替变号原则，我们称V脉冲为破坏点，必要时加

13、取代节B00V，保证n永远为奇数，使相邻两个V码的极性作交替变化。由此可见，在HDB3码中，相邻两个V码之间或是其余的“1”码之间都符合交替变号原则，而取代码在整修码流中不符合交替变号原则。经过这样的变换，既消除了直流成分，又避免了长连“0”时位定时不易恢复的情况，同时也提供了取代信息。图35-3给出了HDB3码的频谱，此码符合前述的对频谱的要求。 图1-7 编码部分的原理方框图1.2.2 实验测试项目HDB31 CLKIN（TP4）输入2048K的时钟HDB32 J2（TP6）输入2048K的时钟。测试全零码、全1码、三级伪码、四级伪码、五级伪码输入时的输出波形。1.2.3 实验测试结果全零

14、码输入（TP11）的HDB3编码输出TP12波形：图1-8 全零码输入（TP11）的HDB3编码输出TP12波形全一码输入（TP11）的HDB3编码输出TP12波形：图1-9 全一码输入（TP11）的HDB3编码输出TP12波形三级伪码输入（TP11）的HDB3编码输出TP12波形：图1-10 三级伪码输入（TP11）的HDB3编码输出TP12波形四级伪码输入（TP11）的HDB3编码输出TP12波形：图1-11 四级伪码输入（TP11）的HDB3编码输出TP12波形五级伪码输入（TP11）的HDB3编码输出TP12波形：图1-12 五级伪码输入（TP11）的HDB3编码输出TP12波形1.2

15、.4 实验结果分析由测试结果可以看出，输出波形与理论输出波形相符，脉冲波形正确输出。1.3 HDB3译码实验 HDB331.3.1 实验原理1从HDB3编码原理可知信码的V脉冲总是与前一个非零脉冲同极性。因此，在接收到的脉冲序列中可以很容易辨认破坏点V，于是断定V符号及前面三个符号必是连“0”符号，从而恢复四个连“0”码，即可以得到原信息码。HDB3译码的电原理框图如图1-13所示。图1-13 HDB3码译码原理框图框图的各部分功能如下：（1）双/单极性变换电路传输线来的HDB3码加入本电路，输入端与外线路匹配，经变压器将双极性脉冲分成两路单极性的脉冲。（2）判决电路本电路选用合适的判决电平以

16、去除信码经信道传输之后引入的干扰信号。信码经判决电路之后成为半占空（请思考为什么要形成半占空码？）的两路信号，相加后成为一路单极性归“0”信码，送到定时恢复电路和信码再生电路。（3）破坏点检测电路本电路输入H+和H-两个脉冲序列。由HDB3编码规则已知在破坏点处会出现相同极性的脉冲，就是说这时B+和B-不是依次而是连续出现的，所以可以由此测出破坏点。本电路在V脉冲出现的时刻有输出脉冲。（4）去除取代节电路在V码出现的时刻将信码流中的V码及它前面的第三位码置为“0”，去掉取代节之后，再将信号整形即可恢复原来信码。破坏点检测与去除取代节电路一起完成信码再生功能。（5）定时恢复电路由随机序列的功率谱

17、可知，此功率谱中包含连续谱和离散谱。若信号为双极性并且两极性波形等概率出现时P=1-P，G1(f)=-G2(f)，则在Ps(w)的表达式中后两项为0，没有离散谱存在，这对于位定时恢复是不利的。所以将信码先整流成为单极性码，再送入位定时恢复电路，用滤波法由信码提取位定时，这里给出的电路是用线性放大器做成选频放大器来选取定时频率分量。经整流恢复出的位定时信号用于信码再生电路，使两者同步。2HDB3译码电路电原理图如图36-2所示。在图36-2的电原理图中，J1输入来自编码电路的双极性归零HDB3码，经过以上五个功能的处理，在J2输出还原后的全占空、单极性不归零的二进制信码，相关的逻辑电路分析和各测

18、试点的波形记录由读者自行完成。1.3.2 实验测试项目先输入三级伪码的编码，微调B2双踪观测,HDB33的译码输出TP12与HDB31中的三级伪码比较，将两波形调为同频同相即可，同样将HDB31中切换为四级五级同样HDB33译码输出与其波形相同。1.3.3 实验测试结果实际波形：图1-14 测试波形1.3.4 实验结果分析由测试结果可得，两输出基本相符，脉冲能正确输出。1.4 数字锁相环提取同步信号实验 DPLL1.4.1 实验原理1位同步的重要性数字通信中，除了有载波同步的问题外，还有位同步的问题。因为信息是一串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。因此，接收端必须产生一个

19、用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。要使数字通信设备正常工作，离不开正确的位同步信号。如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码；严重时使通信造成中断。影响位同步恢复的主要原因：输入位同步电路的信号质量；信号的编码方式：码元中存在长连“0”或长连“1”。在实际通信系统中为了节省传输频带和减小对邻近频道的干扰，一般采用限带传输。也就是将调制信号在基带中进行滚降处理或在中频将已调信号进行中频滤波器成形。这样的信号经过传输和解调器

20、解调，如QPSK系统则输出是I、O二路模拟信号，由于其形状的原因，因此称为眼图。位同步取样位置对眼图的开启位置影响很大。2位同步的主要技术指标：1）静态相差在相干解调系统中，接收到的信号眼图是由调制器成型滤波器的衰降系统决定的。为了充分利用接收到的信号能量，通常把位同步的抽样脉冲相位调到眼图最大开启位置。在这个位置进行判决认为是最佳，称静态相差为零。相反位同步的抽样脉冲相位偏离了眼图的最大开启位置，就会造成误码或接收机门限特性下降。通常很多位同步提取电路都存在着一个固定静态相差。要通过电路补偿及移相方法来调正位同步的最佳取样点。2）相位抖动数字通信中相位抖动是随着传输距离、中继次数及复接/分接

21、数目的增加而积累，它对数字通信的影响类似于噪声对模拟通信的影响。因此相位抖动也常被称为数字噪声。当考虑抖动对数字网的影响时，常用相位抖动最大峰峰值概念。它表示相位抖动时间函数的最大值与最小值之间的差值。在数字网设计时我们要求位同步提取能够有较好的承受最大输入抖动和最小输出抖动能力。3）同步建立时间由于位同步恢复一般要采用带有时间常数的电路。例如采用锁相环提取同步信号方法。因锁相环中的频分器的时间常数取值不一样，同步的建立时间也不一样。对于常规的数字通信系统，同步建立时间都能满足一定的要求。但对于突发模式或跳数模式的数字通信，同步建立时间是一项十分重要的技术指标。4）同步保持时间从接收信号消失起

22、，到位同步电路输出的位同步信号中断为止的这段时间称位同步保持时间。在数字通信中我们要求位同步提取电路要求建立时间短，保持时间长。这样可以尽量减少由于信道衰减造成位同步的中断。3数字通信位同步恢复的各种方法一类方法是发端专门发送导频信号，而另一类是直接从数字信号中提取位同步信号的方法，后者是数字通信中经常采用的一种方法。1) 滤波法已经知道，对于不归零的随机二进制序列，不能直接从其中滤出位同步信号。但是，若对该信号进行某种变换，例如，变成归零脉冲后，则该序列中就有f=1/T的位同步信号分量，经一个窄带滤波器，可滤出此信号分量，再将它通过一移相器调整相位后，就可以形成位同步脉冲。这种方法的方框图如

23、图1-15所示。它的特点是先形成含有位同步信息的信号，再用滤波器将其滤出。下面，介绍几种具体的实现方法。窄带法同步提取法是其中的一种。图1-15 滤波法原理图图1-15原理图中的波形变换，在实际应用中亦可以是一微分、整流电路，微分、整流后的基带信号波形如图1-16所示。这里，整流输出的波形与图1-15中波形变换电路的输出波形有些区别，但这个波形同样包含有同步信号分量。另一种常用的波形变换方法是对带限信号进行包络检波。在某些数字微波中继通信系统中，经常在中频上用对频带受限的二相移相信号进行包络检波的方法来提取位同步信号。频带受限的二相PSK信号波形如图1-16所示。因频带受限，在相邻码元的相位变

24、换点附近会产生幅度的平滑“陷落”。经包络检波后，可得图1-17所示的波形。图1-16 基带信号微分、整流波形 图1-17 频带受限二相PSK信号的位同步 信号提取可以看出，它是一直流和图1-18所示的波形相减而组成的，因此包络检波后的波形中包含有如图1-18所示的波形，而这个波形中已含有位同步信号分量。因此，将它经滤波器后就可提取出位同步信号。2)锁相法位同步锁相法的基本原理和载波同步的类似。在接收端利用鉴相器比较接收码元和本地产生的位同步信号的相位，若两者相位不一致（超前或滞后），鉴相器就产生误差信号去调整位同步信号的相位，直到获得准确的位同步信号为止。前面讨论的滤波法原理中，窄带滤波器可以

25、是简单的单调谐回路或晶体滤波器，也可以是锁相环路。我们把采用锁相环来提取位同步信号的方法称为锁相法。下面介绍在数字通信中常采用的数字锁相法提取位同步信号的原理。（1）数字锁相数字锁相的原理方框图如图1-19所示。图1-19 数字锁相原理方框图它由高稳定度振荡器（晶振）、分频器、相位比较器和控制器所组成。其中，控制器包括图中的扣除门、附加门和“或门”。高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。位同步脉冲的相位调整过程如图37-5所示。若接收码元速率为F（波特），则要求位同步脉冲的重复速率也为F（赫）。这里，晶振的振荡频率设计在nF（赫），由晶

26、振输出经整形得到重复频率为nF（赫）的窄脉冲图37-5（a），经扣除门、或门并n次分频后，就可得重复速率为F（赫）的位同步信号图37-5（b）。如果接收的相位调整得重复速率为F（赫）的位同步信号图37-5（c）。如果接收端晶振输出经n次分频后，不能准确地和收到的码元同频同相，这时就要根据相位比较器输出的误差信号，通过控制器对分频器进行调整。调整的原理是当分频器输出的位同步脉冲超前于接收码元的相位时，相位比较器送出一超前脉冲，加到扣除门（常开）的禁止端，扣除一个a路脉冲图1-20，这样，分频器输出脉冲的相位就推后1/n周期（360/n），如图1-20所示；若分频器输出的位同步脉冲相位滞后于接收码

27、元的相位，如何对分频器进行调整呢？晶振的输出整形后除a路脉冲加于附加门。附加门在不调整时是封闭的，对分频器的工作不起作用。当位同步脉冲相位滞后时，相位比较器送出一滞后脉冲，加于附加门，使b路输出的一个脉冲通过“或门”，插入在原a路脉冲之间1-19，使分频器的输入端添加了一个脉冲。于是，分频器的输出相位就提前1/n周期1-20。经这样的反复调整相位，即实现了位同步。图1-20 位同步脉冲全数字锁相法提取同步信号适用于信码率较低的数字通信电路，一般信码率8Mb/s，本地时钟频率为65MHz左右。原理中的分频系数M，也称相位调整步长，M越大，同步误差越小。因此，数字锁相法提取同步信号其工作频率不能做

28、得很高。但这种方法适用于全数字化实现，具有稳定性好，容易集成，成本低等优点，并且由于采用全数字化实现，因此免调试，适用批量生产。1.4.2 实验测试项目测试的波形如下:图1-21测试的波形1.4.3 实验测试结果实际波形：图1-22 测试波形1.4.4 实验结果分析经验证，实验波形与理论波形一致，解调输出正确。1.5 锁相频率合成器实验 PLL1.5.1 实验原理1锁相频率合成器原理及电路锁相频率合成器(简称锁相频合或PLL频合)锁相频合方框图见图1-23。图1-23 常用的单环锁相频率合成器方框图图中，PD为电荷泵鉴相；LF为环路滤波器；VCO为压控振荡器(即调频振荡器)，其频率fv受控制电

29、压uc控制而改变，一般有fv=f0+K0 uc (38-1)f0为固定振荡频率，K0为压控灵敏度(单位Hz/V或rad/S V)；N为程序分频器，频比由CPU程序设置可变；R为参考分频器，将稳定的晶体振荡器频率fR分频得到参考频率fr(一般为5KHz、6.25KHz、12.5KHz、25KHz等)。环路锁定时，PD两个信号相差为0或固定值，则频差为0，即fr=ff=fv/N fv=N fr (38-2)由式38-2可见，CPU程序改变N就改变了环路输出频率，且所有频率都具有与晶振频率相同的准确度与稳定度。由式38-2还可见，频道间隔f最小可以等于fr，实际值由要求决定，无绳电话通信系统f=25

30、KHz，若锁相频合fr=5KHz，则N变化间隔N=5。一般锁相频合集成电路包含了图38-1电路框图中除LF及VCO以外的全部电路，用于无绳电话的电路包含二个这样的电路，分别用于接收机及发射机，称为双PLL频合，如MC145160、MC145161、MC145162等。本实验系统用一片双PLL频合MC145162，构成发射本振PLL频合。具体电路图38-8所示。图1-23中U5为MC145162及PLL频合IC，其参考分频器分频比R及发射环路的程序分频器分频比N由CPU通过MC145162的串口(串行时钟CLK，1脚；串行数据DATA，3脚；并行锁存ENB，4脚)送入。实际选取参考分频器分频比R

31、=2048，则10.24MHz/2048=5KHz。发射环VCO是由Q2、T2及D1等构成的变容二极管调谐改进型电容三点式振荡器。衰减后的音频调制信号um加在变容二极管D1的下端，环路控制电压uc 经R10加在D1的上端，总控制电压uc=uc -um = uc +(-um)，忽略括号中的负号并不影响工作原理及性能的分析，故得到图38-2中VCO输入端等效电路。VCO的输出信号分成二路，一路送入Q1等构成的功放，功率放大发射出去；另一路由MC145162的14脚送入发射环N程序分频器，分频后送发射环PD与参考信号鉴相后由15脚输出误差电流，流经R12、C16及C17构成的环路滤波器得到控制电压u

32、c，由R13、C14附加低通滤波器进一步滤除鉴相纹波后经R7送VCO变容二极管D103的上端。而音频调制信号um加在D103的下端。当环路设计成载波跟踪环时，uc为直流，控制VCO中心频率使环路锁定；um对VCO调频，实现了锁相调频。图1-24 发射锁相调频频合器方框图2. 环路参数设计公式图1-25是单端三态电流型电荷泵及外接的环路滤波器电路。图中，二只场效应管工作开关状态；IP为恒流源；R2、C1为环路滤波器；C2用于滤除鉴相纹波，应选取： 5nar (38-3)式中，r为环路参考信号角频率；n为环路自然谐振频率；a为C2所引入的附加低通滤波器的截止频率，与元件值的关系为：a=1/R2C2

33、 (38-4)则C2在滤除鉴相纹波的同时对环路特性影响较小，环路滤波器特性主要由R2、C1决定，环路仍可按照理想二阶环设计，有关设计公式如下。(1) 环路自然谐振频率n=IPK0/(2NC1)1/2 (38-5)(2) 环路阻尼系数=R2C1n/2 (38-6)要保证环路稳定余量足够大及瞬态响应快应选取=0.61.0 (38-7)图1-25 单端三态电流型电荷泵及环路滤波器(3) 当锁相频合器作为调频发射机的主振时，其电路框图如图38-2所示，基带调制信号um由VCO前一点注入环路，与环路控制电压uc 相加后去控制VCO的频率。当环路设计成载波跟踪环时，uc 为直流，um无畸变地到达VCO输入

34、端，实现了理想调频。图1-22锁相调频频合器的相位模型如图1-24所示。则基带调制信号um至VCO调制频偏之间的传递函数为：图1-26 锁相调频频合器的相位模型框图则式中，He(S)误差传递函数，为误差频率特性。由式(38-8)可见，一点注入式锁相调频的调制频率特性/为环路的误差频率特性乘以常数。容易导出，理想二阶环误差频率特性的截止频率为：把常用代入式(9)得表38-3，可见近似有表1-1理想二阶环误差频率特性截止频率0.5000.7071.0000.791.001.55故得理想二阶环误差频率特性如图38-5所示。图中亦标出基带调制um的频谱Um(j)，它占据的频带为L-H。若环路设计成载波

35、跟踪状态即，如图1-27中所示，则可见在Um(j)为非0值范围内，恒有，代入式(38-8)得，求付里叶反变换得实现了理想调频。图1-27 理想二阶环误差频率特性及载波跟踪条件工程上，为保证一点注入式锁相调频环实现理想调频，应选取：(4) 采用是电荷泵PD的锁相频合切换频道后环路捕捉时间TP的计算分二种情况，式中，为VCO信号在二个频道上的频差，为VCO反馈至PD信号的频差，N为环路分频比；为在PD处观察的环路快捕带。则： ，则以上两式中，Tf为频率捕捉时间；T为相位捕捉时间，即快捕时间。(5)二阶环本来是无条件稳定的，但因环路中采用了三态电荷泵鉴相器，故严格来讲环路是离散时间系统，由离散的误差

36、电流脉冲得到模拟控制电压存在最大可接近的延时。而时域延时对应频域相位滞后，从而减小环路相位余量，可能引起环路不稳定。为保证环路稳定，必须选择环路带宽足够小，满足稳定极限条件。1.6 环路参数设计方法进行环路参数设计前IP、K0、N及fr等已确定，再按以下步骤进行设计。(1) 按式(38-7)选定；(2) 由式(38-11)(38-14)折衷选取；(3) 由(38-3)式选取；(4) 将值代入式(38-5)、(38-6)，将式(38-4)，求出环路滤波器元件值。1.7 环路参数设计举例已知综测仪样机的BS测量发射机锁相频合的VCO压控特性实测结果如表38-2所示：表1-2 BS测量发射机VCO压

37、控特性CH120fTX(MHz)48.0048.475uct(V)2.003.0电荷泵PD充放电电流IP=2.5mA；各频道分频比参见MC145162芯片资料；环路参考信号频率fr=5KHz，试设计环路参数。解：(1) 按式(38-7)选择=1；已知话音信号最低频率fL=300Hz，按式(38-11)选择；由及按式(38-3)选择。(2) 由已知条件求VCO压控灵敏度平均值为(3)环路分频比平均值为(4) 将IP、K0、N及代入式(38-15)得 将 及C1公共秩序式(38-16)得:将 及R2公共秩序式(38-17)得(5) 为进一步滤除鉴相纹波，在环路滤波器后串联第二个附加低通R3、C3，

38、如图38-6所示。其截止频率亦应满足式(38-3)。实际选取：得：实取(6) 将环路简化为二阶环忽略了一些次要因素，但实际上它们对环路性能有影响。PD输出离散的误差电流至形成模拟控制电压的延时，对应频域里的相位滞后；C2形成的附加低通滤波器及R3C3第二附加低通滤波器也引入相位滞后，都会减小环路相位余量，使实际阻尼系数减小。设计完成后实际调整增大R2使环路相位阶跃响应超调量减至最小，=1，最后确定R2=2.4KHz。经设计及实际调整最后确定的环路滤波器元件值如图38-6所示。图1-28 实例发射机锁相频合环路滤波器由以上介绍可见，锁相环路性能参数，n的设计，就是对环路滤波器几只电阻、电容的设计

39、，由此可见环路滤波器对环路性能的重大影响1.7.1 实验测试项目两数码管为频率显示：数码管1显示02数码管2显示09最多只能显示20个频道(1)检测数码管显示是否正常按键RET、UP、DOWN使用是否正常(2)频段选择10，调节T2018使TP02电压为2.5V；频段选择20，观测其电压值小于5V；(3)频段选为10时，将T1用示波器观测，使输出波形幅度最大；(4)改变频段，观测T1处的波形。1.7.2 实验测试结果1三个按键工作正常。2波形如下：图1-29 测试波形3由于T2018旋钮损坏，无法调节它以改变TP02的输出电压。1.7.3 实验结果分析三个按键功能正常，也观测到了输出最大幅度的

40、波形，但由于T2018旋钮损坏，无法调节它以改变TP02的输出电压，导致后面的测试结果和实际参考有些偏离，没有明显的频率递增现象。2.PSK2电路仿真2.1 实验原理二相PSK（DPSK）解调器的总电路方框图如图2-1所示。二相PSK（DPSK）的载波为1.024MHz，数字基带信号的码元速率为32bit/s。图2-1 解调器总方框图从图2-1可见，该解调器由三部分组成：载波提取电路、位定时恢复电路与信码再生整形电路。图2-2 同相正交环提取载波电原理方框图载波恢复和位定时提取，是数字载波传输系统必不可少的重要组成部分。载波恢复的具体实现方案是和发送端的调制方式有关，以相位键控为例，有：N次方

41、环、科斯塔斯环(constas)、逆调制环和判决反馈环等。近几年来由于数字电路技术和集成电路的迅速发展，又出现了基带数字处理载波跟踪环，并且已在实际应用领域得到了广泛的使用。但是，为了加强学生基础知识的学习及对基本理论的理解，我们从实际出发，选择同相正交环解调电路作为基本实验。图2-2是电原理框图，图2-3是电原理图。图2-3 PSK移相键控解调实验电原理图（一）二相（PSK、DPSK）信号输入电路电路见图2-4所示，由BG1（9013）组成射随器电路，对发送端送来的二相（PSK、DPSK）信号进行前后级隔离，由U1（LM311）组成模拟信号放大电路，进一步对输入小信号前二相（PSK、DPSK

42、）信号进行放大后送外鉴相器与鉴相器分别进行鉴相。图2-4 二相（PSK、DPSK）信号输入电路（二）同相正交环锁相环提取载波电路从图2-2电原理方框图中可知，在这种环路里，误码信号是由两个鉴相器提供的。VCO压控振荡器给出两路互相正交的载波信号分别送至两鉴相器，输入的二相（PSK、DPSK）信号经过两个鉴相器分别鉴相后，由低通滤波器滤除载波频率以上的高频分量，分别送入两判决器后得到基带信号Ud1与Ud2，其中Ud1中包含着码元信息，但无法对VCO压控振荡器进行控制。只有将Ud1、Ud2 经过基带模拟相乘器相乘后，就可以去掉码元信息，得到反映VCO输出信号与输入载波间的相位差的误码控制电压，从而

43、实验现了对VCO压控振荡器的控制。它们的实际电路见图2-3所示。包括鉴相器1，鉴相器2，低通滤波器1，低通滤波器2，比较判决器1，比较判决器2，相乘器，环路滤波器，VCO压控振荡器，数字分频移相器等电路组成。具体工作过程如下：由U1（LM311）模拟运放放大后的信号分两路输出至两鉴相器的输入端，鉴相1与鉴相器2的控制信号输入端的控制信号分别为0相载波信号与/2相载波信号。这样经过两鉴相器输出的鉴相信号再通过有源低通滤波器滤掉其高频分量，再由两比较判决器完成判决解调出数字基带信码，由U6A构成的相乘器电路，去掉数字基带信号中的数字信息。得到反映恢复载波与输入载波相位之差的误差电压Ud，Ud经过环

44、路低通滤波器R18、R19、C12滤波后输出了一个平滑的误差控制电压，去控制VCO压控振荡器74LS124。它的中心振荡输出频率范围从1Hz到60MHz，工作环境温度在070。C，当电源电压工作在+5V、频率控制电压与范围控制电压都为+2V时，74LS124的输出频率表达为：f0=110-4/Cext，在实验电路中，调节精密电位器RW2（100K）的阻值，使频率控制输入电压（74LS124的2脚）与范围控制输入电压（74LS124的3脚）基本相等，此时，当电源为+5V时，才符合：f0=510-4/Cext，再改变电容CA701，使74LS124的7脚输出为4.096MHz方波信号。74LS124的6脚为使能端，低电平有效，它开启压控振荡器工作；当74LS124的7脚输出的中心频率偏离4.