时序比较器课程设计报告.doc
《时序比较器课程设计报告.doc》由会员分享,可在线阅读,更多相关《时序比较器课程设计报告.doc(26页珍藏版)》请在三一办公上搜索。
1、课程设计报告课程名称: 电子技术课程设计 题 目: 时序比较器 学 院: 系: 专业班级: 学 号: 学生姓名: 起讫日期: 2013-6-242013-7-1 指导教师: 学院审核(签名): 审核日期: 目录第一章 技术指标31.1 整体功能要求31.2 系统的结构要求31.3 电气指标31.4 设计条件4第二章 整体电路的设计42.1 设计原理42.1.1 数据处理器的功能52.1.2 控制器的功能52.1.3 显示电路52.2 建立算法流程图62.2.1 算法流程图62.2.2 ASM图62.3 建立处理器的明细表82.3.1建立明细表的分析92.3.2 寄存器9一, A寄存器9二, B
2、寄存器10三,CNT寄存器122.3.3 比较器142.3.4 数据选择器162.3.5译码显示电路182.3.6分频器222.4控制器设计232.4.1方案选择232.4.2求激励函数232.4.3控制器发出的命令232.4.4外部发出的命令242.4.5发光二极管的逻辑表达式242.4.6画图242.4.7仿真262.4.8分析仿真结果272.4.9结论28第三章 顶层图283.1分频器图283.2 处理器图283.3 控制器图293.4 整体图293.4.1整体图293.4.2 仿真图303.4.3分析仿真结果313.4.4结论323.5 整体结论32第四章 实验小结334.1 实验小结
3、334.2 心得体会33第一章 技术指标1.1 整体功能要求 现代工业控制和微机系统中离不开数据处理器。时序比较器是数据处理器的一个部分,它能将输入的8421BCD码存储并进行比较,最终以十进制数显示其大小。时序比较器的功能是,用同一组输入端口分两次送入两组数据,经过比较显示出数值大的一组数据值。 1.2 系统的结构要求时序比较器的总体结构方框图如图1-1所示。在图1-1中:RESET:开机后按复位键,低电平有效,为整个系统的复位。AJ:当一组数据(X3X0)设置完毕时,按“确认”键后输入的这组数据有效。Y1:第一组X3X0数据输入,若第一组为大数,则Y1=1,LED1亮。Y2:第二组X3X0
4、数据输入,若第二组为大数,则Y2=1,LED2亮。D3D0:较大数输出端,驱动显示电路显示十进制。1.3 电气指标(1)数据输入采用并行送数,系统先后收到两组8421BCD码后比较其大小,将大数输出,用十进制数显示出来。(2)显示时间8S,显示结束电路自动清零,进入初始状态。(3)仅在开机后人工操作RESET开关,使RESET=0整机清零,整机立即进入工作状态;LED1点亮表示允许输入第一组数据Xa。(4)按一次AJ键,表示输入一脉冲信号,Xa被确认后LED2点亮,表示允许输入第二组数据Xb。(5)再按一次AJ键,Xb被确认,电路立即比较大小,输出显示大数。(6)对比较结果:XaXb ,Xa=
5、Xb 或 XaXb 时,LED1闪亮; Xa ASM图: 原则1:在算法的起始点安排一个状态; 如:图2-2 图 2-2原则2:必须用状态来分开不能同时实现的寄存器传输操作;如:图2-3 图 2-3原则3:如果判断框中的转移条件受前一个寄存器操作的影响,应在它们之间安排一个状态。 如:图2-4 图 2-42,根据课题分析,RESET信号为外部控制信号,即根据算法流程图可以得到ASM图2-5。图2-5 时序比较器ASM图2.3 建立处理器的明细表根据ASM图可列出处理器的明细表,如表2-1所示:2.3.1建立明细表的分析首先根据明细表可知,处理器有三个寄存器,即:A寄存器、B寄存器和CNT寄存器
6、;其次处理器有比较器、数据选择器、译码器和振荡器。2.3.2 寄存器一, A寄存器 1,A寄存器的功能从处理器明细表,可知A寄存器有三个功能: 保持、置数和清零。 2,讨论,求出其控制命令 根据分析A寄存器的功能以及数字电路第六章的学习,我们选取74194芯片作为实现其三个功能寄存器。从74194功能表可知,它有两个功能控制端M1M0,即:功能控制端的功能表如表2-2所示。同时74194芯片清零为异步清零。 3,获得电路图(1)芯片设计图(如图2-6):(2)仿真设计图(如图2-7):4,分析仿真结果 (1)RESET=1,T0=T1=AJ=0,系统整体清“0”,即虽然X3X0=0110,但是
7、A3A0=0000;(2)RESET=0,T0=1,T1=AJ=0,系统整体清“0”,即虽然X3X0=0110,但是A3A0=0000;(3)RESET= T0=0, T1=1,AJ=0,因为AJ=0,故不可以置数:A3A0=0000;(4)RESET= T0= T1=0,电路保持,即虽然AJ=1,但是A3A0=0000;(5)RESET= T0=0,T1= AJ=1,X3X0=0110,置数成功:A3A0=0110。5,结论(1)RESET和T0中只要有一个置为1,则系统整体清“0”;(2)T1和AJ中两个都为1时,置数才会成功;反之,保持。(3)通过仿真,该74194能达到所要满足的A寄存
8、器的功能。二, B寄存器1,B寄存器的功能从处理器明细表,可知B寄存器有三个功能: 保持、置数和清零。 2,讨论,求出其控制命令根据分析B寄存器的功能以及数字电路第六章的学习,我们同样选取74194芯片作为实现其三个功能寄存器。从74194功能表可知,它有两个功能控制端M1M0,即:功能控制端的功能表如表3所示。则M1=M0=SET Xb=T2AJ, CR=RESET+T0。3,获得电路图(1)芯片设计图(如图2-9):(2)仿真设计图(如图2-10):4,分析仿真结果 (1)RESET=1,T0=T1=AJ=0,系统整体清“0”,即虽然X3X0=1001,但是A3A0=0000;(2)RES
9、ET=0,T0=1,T1=AJ=0,系统整体清“0”,即虽然X3X0=1001,但是A3A0=0000;(3)RESET= T0=0, T1=1,AJ=0,因为AJ=0,故不可以置数:A3A0=0000;(4)RESET= T0= T1=0,电路保持,即虽然AJ=1,但是A3A0=0000;(5)RESET= T0=0,T1= AJ=1,X3X0=1001,置数成功:A3A0=1001。4,结论(1)RESET和T0中只要有一个置为1,则系统整体清“0”,RESET信号为外部清零,T0信号为系统同步信号;(2)T1和AJ中两个都为1时,置数才会成功;反之,保持。(3)通过仿真,该74194能达
10、到所要满足的B寄存器的功能。三,CNT寄存器1,CNT寄存器的功能从处理器明细表可知,它主要是作为定时器使用。定时长度为:8s,即为M=8的加法计数器。当控制器进入T3状态时,计数器开始计数;当所计的数为“8”时,计数器停止计数并清零返回到初始状态。因此,CNT寄存器的功能有3个:清零、计数和预置零。 2,讨论,求出其控制命令根据以上分析CNT寄存器以及数字电路第六章的学习,我们可选用74161芯片来实现它的3个功能。同时74161芯片为异步清零,同步置数。CP=2HZ。即:功能控制端的功能表如表2-3所示: 3,获得电路图(1)芯片设计图(如图2-12):(2)仿真设计图(如图2-13):4
11、,分析仿真结果 (1)RESET=1,T0=T3=0,系统整体清“0”;(2)RESET=0, T0=1,T3=0, 系统整体清“0”;(3)RESET=T0=0,T3=1,当16个脉冲(即8S)后,CNT8=1,且CNT8维持1个脉冲;(4)RESET=T0=0,T3=0,74161寄存器不工作,CNT8始终为0。5,结论(1)RESET和T0只要有一个为1,则系统整体清“0”;(2)T3=1,74161工作,周期为8s;反之,T3=0,74161不工作。(3)通过仿真,该74161能达到所要满足的CNT寄存器的功能。2.3.3 比较器 1,分析根据分析处理器明细表以及数字电路第六章的学习,
12、我们可选用7485芯片来实现Xa,Xb的比较。其(A=B)i=1 , (AB)i=0 。2,比较器的功能(1)、A3A0 接A寄存器的Q3Q0 ;(2)、B3B0 接B寄存器的Q3Q0 ;(3)、输出FAB、FAB、FA=B ; A3A0= B3B0 ,则FA=B =1, FAB=FAB=0 A3A0 B3B0 ,则FAB =1,FA=B =FAB=0 A3A0 B3B0 ,则FAB =1,FA=B =FAB=03,获得电路图(1)芯片设计图(图2-15):(2)仿真设计图(如图2-16):4,分析仿真结果 (1)RESET=1,TO=AJ=0,T1=T2=0;系统整体清“0”;(2)RESE
13、T=T0=0,T1=AJ=1,T2=0,系统给A寄存器置数:X3X0=1001,则A3A0=1001;(3)RESET=T0=0,T2=AJ=1,T1=0,系统给B寄存器置数:X3X0=0101,则B3B0=0101;当给B寄存器置数结束后,立即进行比较:GG=1,EE=LL=0;表明第一个数大于第二个数;(4)RESET=1,系统整体清“0”;(5)RESET=T0=0,T1=AJ=1,T2=0,系统给A寄存器置数:X3X0=0001,则A3A0=0001;(6)RESET=T0=0,T2=AJ=1,T1=0,系统给B寄存器置数:X3X0=1001,则B3B0=1001;当给B寄存器置数结束
14、后,立即进行比较:EE =1,GG=LL=0;表明第一个数小于第二个数;(7)RESET=1,系统整体清“0”;(8)RESET=T0=0,T1=AJ=1,T2=0,系统给A寄存器置数:X3X0=1001,则A3A0=1001;(9)RESET=T0=0,T2=AJ=1,T1=0,系统给B寄存器置数:X3X0=1001,则B3B0=1001;当给B寄存器置数结束后,立即进行比较:GG=1,EE=LL=0;表明第一个数等于第二个数;5,结论(1)数a和数b是并行送入的,分别通过T1和T2控制,但在送数时,AJ=1,否则也不置数;其原理可以见2.3.2A、B寄存器;(2)当送完第二个数,系统立即进
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 时序 比较 课程设计 报告
链接地址:https://www.31ppt.com/p-4177909.html