电子技术课程设计报告数字时钟电路的设计.doc
《电子技术课程设计报告数字时钟电路的设计.doc》由会员分享,可在线阅读,更多相关《电子技术课程设计报告数字时钟电路的设计.doc(11页珍藏版)》请在三一办公上搜索。
1、 电子技术课程设计报告 设计课题: 数字时钟电路的设计 专业班级: 电气自动化技术1001 学生姓名: 指导教师: 设计时间: 2011年9月 数字电子钟的设计 一、设计内容和要求 1时钟的“时”要求用两位显示并用二十四小时制显示。2时钟的“分”、“秒”要求各用两位显示。3. 编写设计报告 写出设计的全过程,附上有关资料和图纸,有心得体会。二、方案设计与论证数字电子钟是由多块数字集成电路构成的,其中有振荡器,分频器,校时电路,计数器,译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器,不同进制的计数器产生计数,译码器和显示器进行显示,通过校时电路实现对时,分的校准。数字时钟基本原理的
2、逻辑框图如下所示:译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图11、 由上图可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。2、 其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。秒信号送入计数器进行计数,把累计的结果以“时”,“分”、“秒”的数字显示出来。“时”显示由十二进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成。3、 可以在任意时刻校准时间,只用一只按钮开关实现,要求可靠方便,校时电路实
3、现对时,分的校准。4、 能以音响自动正点报时,12小时循环一次;要求第一响为正点,以后每隔一秒或半秒钟响一下,几点钟就响几下。5、 秒信号要求考虑时间精度,采用石英晶体振荡器经分频器产生。三、单元电路设计与参数计算1.振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,通常选用石英晶体构成振荡器电路。一般来说,振荡器的频率越高,计时器的精度越高。在本设计中振荡器采用的是由集成电路555与RC组成的多谐振荡器。其电路图如下图2-1-1:接通电源后,电容C1被充电, 上升,当上升到大于2/3时,触发器被复位,放电管T导通,此时为低电平,电容C1通过和T放电,使
4、下降。当下降到小于1/3时,触发器被复位,反转为高电平。电容器C1放点结束,所需时间为:当C1放点结束时,T截止,VCC将通过R1、R2向电容器C1充电,vC由1/3VCC上升到2/3VCC所需的时为:当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为本设计中,由电路图和f的公式可以算出,微调R3=60k左右,其输出的频率为f=1000Hz.2.分频器本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。其电路图如下图所示: 从
5、图可以看出,由振荡器的1000Hz高频信号从U1的14端输入,经过3片74LS90的三级1/10分频,就能从U3的11端输出得到标准的秒脉冲信号。相应的如果输入的是100KHz时,就需要5片进行5级分频,电路图画法和上图4一样,同 理依次类推。3.六进制电路的设计由74HC390、7400、数码管与4511组成,电路如图4.十进制电路的设计由74HC390、7400、数码管与4511组成,电路如图5.六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制,它由一级十进制计数器和一级六进制计数器连接构成,如图所示,是采用两片中规模集成电路74LS90串接起来构成的“秒”,“分”计数器。由图
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 课程设计 报告 数字 时钟 电路 设计

链接地址:https://www.31ppt.com/p-4150080.html