现场可编程门阵列(FPGA)模拟电路设计研究硕士研究生学位论文.doc
《现场可编程门阵列(FPGA)模拟电路设计研究硕士研究生学位论文.doc》由会员分享,可在线阅读,更多相关《现场可编程门阵列(FPGA)模拟电路设计研究硕士研究生学位论文.doc(183页珍藏版)》请在三一办公上搜索。
1、电 子 科 技 大 学UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA硕士学位论文MASTER DISSERTATION论 文 题 目: 现场可编程门阵列(FPGA) 模拟电路设计研究 学 科 专 业:微电子学与固体电子学 独 创 性 声 明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确
2、的说明并表示谢意。签名: 日期: 年 月 日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留并向国家有关部门或机构送交论文的复印件和磁盘,允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)签名: 导师签名: 日期: 年 月 日摘 要FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,是在PAL、GAL、EPLD等可编程器件基础上进一步发展的产物。作为专用集成电路(A
3、SIC)领域中的一种半定制电路产品,该产品既解决了定制电路的不足,又避免了原有可编程器件门电路资源有限的缺点。随着工艺尺寸的逐渐减小,现场可编程门阵列FPGA与专用集成电路ASIC之间的性能差异正在逐渐减小。相比较ASIC而言,由于FPGA 的动态可重配置特性极大降低了电路设计公司在产品设计过程中的设计风险与设计成本,缩短了产品上市的时间,减少了用户升级系统所带来的硬件花费。因此,越来越多的电路设计公司开始逐渐使用FPGA作为产品研发与测试的硬件平台。本课题来源为总装备部国防技术重点预研项目和国家863研究发展计划中“可编程逻辑器件”课题的子项目。课题的目的是研究工作电压为2.5 V 的FPG
4、A芯片中模拟电路的设计方法,其研究范围主要包括I/O接口电路和FPGA芯片的电源模块。本课题打破了FPGA核心关键设计技术和产品制造被国外公司所垄断的不利局面,满足了国防和工业生产的需要。本论文采用正向和逆向相结合的设计方法,以正向设计思想为指导方向,同时借鉴国外先进的设计经验,以研制支持多达16种高性能接口标准的可动态配置I/O端口,最高工作频率为200MHz,可用逻辑资源为10万门,内部包含总量达40K的用户可用RAM阵列,消耗晶体管个数为530万的现场可编程门阵列FPGA芯片为突破口,完成了可用I/O管脚资源为180、404和512的系列FPGA产品模拟电路的设计。其中I/O管脚资源为1
5、80的FPGA产品具有小于4.8ns的输入延时和小于4.0ns的输出延迟,并能够满足FPGA芯片200MHz的最高工作频率。本文中的电路采用TSMC 0.22um 1P5M标准CMOS工艺制程,使用全定制电路与版图设计方法。经仿真验证,该系列FPGA产品所达到的主要技术参数指标,均优于国外同类产品水平。本文的主要创新点为利用SRAM技术的在系统可编程特性,结合模拟电路设计方法的特点,提供了一种能够同时满足多标准接口应用与可动态配置要求的I/O接口电路结构。该结构相比过去的各种I/O接口电路结构而言,不但节约了芯片面积,而且能够支持多种不同的接口标准。本文所设计的多标准高性能接口电路已应用在采用
6、陶瓷封装形式的FPGA中,该产品解决了国外同类型产品没有军品级器件的问题,满足重点军事工程的需求。本文所设计的电路已完成后端版图设计与仿真验证,目前处于流片阶段,其他系列产品的设计均按型谱项目的进度要求正在进行中。该系列产品的研制成功打破了国外对该系列器件的禁运,为我军关键电子元器件的国产化贡献了力量。关键词:FPGA 可动态配置I/O 多标准 5V容许 Weak-Keeper ABSTRACTFPGA was the abbreviation of the Field Programmable Gate Array .It was base on the programmable divic
7、es ,such as PAL and EPLD.It offset the ASICs disadvantage whose logic resouce was too less.With the character size smaller and smaller ,the distance of performance between FPGA and ASIC was smaller and smaller.But FPGA decreased the risk and cost in the product design, for its character of the dynam
8、ic reuse ,and shorten the time which the product come into the market.And more and more Fabless began to use it as the design and test platform.This research subject came from Hi-Tech Research and Development Program of China and General Equipment Headquarters. It aimed at developing series products
9、 of 2.5v FPGA, including I/O interface circuit and power system, breaking through the adverse situation as all of the FPGA products and design technology were monopolized by several American companies, and satisfying urgent demands of national defence.A method of “top-down” design and reverse design
10、 was adopted in this paper. We took the idea of “top-down” design as guidance, as well as used foreign advanced design experience for reference and developed a FPGA containing 20*30 CLB-arrays, an internal counter of 200MHz, 100K gates,supporting 16 high-performance interface standards as a breakthr
11、ough, a series of FPGA family products, whose maximum available I/O number is 180 , 404 and 512, have been developed respectively. The 180-I/O FPGA has a 4.8ns pin-to-pin input delay and 4.0ns pin-to-pin output delay or less. This paper was based on a 0.22um 1P5M standard CMOS technology process, an
12、d on a design technology of custom layout. The primary technology parameters of the FPGA family products accomplish the foreign advanced level of kindred products.New idea of our research subject was a new I/O cicuit structure by using the SRAM array design to realize in-system programmable and the
13、characters of analog cicuit design.This structure can reduce the chip area and give higher performance.The 180-I/O FPGA chip with ceramic packages solved the problem that there were no military devices in foreign kindred products and satisfied the requirement of important military engineering. This
14、product has been finished the layout design.Other designs of the FPGA series were completed and were ahead of the schedule of plan. The products were used and approbated by many customer, we broke the forbiddance for the devices by foreign countries, and contributed that the key device can be establ
15、ished in China for our army.Keywords: FPGA Dynamic-configuration I/O Multi-standards 5V-tolerance Weak-keeper目 录第一章 绪 论11.1 课题的背景和意义11.1.1 现场可编程门阵列简介21.1.2 SRAM编程技术介绍31.1.3 FPGA和ASIC的对比41.1.4 市场需求分析61.2 国内外研究现状与发展趋势71.2.1 国外研究现状71.2.2 国内研究现状121.2.3 未来发展趋势131.3 主要内容、创新及论文安排13第二章 FPGA多标准兼容可编程I/O相关技术研究
16、162.1 架构技术研究162.1.1 学术FPGA架构技术研究162.1.1.1 FPGA算法研究162.1.1.2 FPGA整体架构研究172.1.2 商业FPGA架构技术研究192.1.2.1 Xilinx公司FPGA架构192.1.2.2 Altera公司FPGA架构202.1.2.3 各类FPGA架构分析212.2 多标准兼容可编程I/O技术研究212.2.1 电平接口标准研究212.2.1.1 专业术语222.2.1.2 接口标准分类222.2.2 CMOS I/O设计技术研究272.2.3 CPLD编程I/O技术研究282.2.3.1 CPLD可编程I/O设计技术282.2.3.
17、2 CPLD I/O输出skew控制设计技术282.2.4 FPGA可编程I/O技术研究302.2.4.1 FPGA可编程I/O技术研究302.2.4.2 FPGA中可编程I/O的分类312.2.5 可编程技术I/O比较31第三章 FPGA多标准兼容可编程I/O设计与验证323.1 设计技术参数和设计要求323.1.1 设计要求323.1.2 设计技术参数353.2 FPGA可编程标准I/O设计363.2.1 总体结构363.2.2 设计原理和设计方法383.2.2.1 输出缓冲器393.2.2.2 输入缓冲器413.2.2.3 I/O BANK介绍443.3 FPGA可编程非标准I/O设计4
18、53.3.1 全局时钟输入管脚453.3.2 配置控制信号输入管脚473.3.3 配置控制信号输出管脚483.4 FPGA可编程标准I/O核心电路设计483.4.1 输出数据通路设计483.4.1.1 输出数据选择控制单元UIO_OUTMUX483.4.1.2 输出数据缓冲器单元UIO_OUTBUF503.4.2 输入数据通路设计643.4.2.1 输入缓冲器单元设计UIO_INBUF643.4.2.2 输入数据阈值损失补偿单元UIO_REFIN713.4.2.3 可编程延迟与输入通道选择模块753.4.3 I/O工作模式控制与配置单元设计773.4.3.1 配置信息存储与选择单元设计773.
19、4.3.2 I/O工作模式控制单元设计793.4.4 边界扫描链与输入输出寄存器单元设计813.4.5 输入输出保护与PCI接口标准控制电路853.4.5.1 5V容许保护电路853.4.5.2 weak keeper数据保持单元913.4.5.3 上拉和下拉电阻933.5 多标准兼容非标准I/O接口核心电路设计933.5.1 全局时钟输入I/O单元设计933.5.5.1 时钟输入缓冲器单元AGCK_IN943.5.5.2 配置点存储单元模块ARRSRAM_DOWN963.5.5.3 边界扫描单元模块BSCAN_B973.5.5.4 全局输入时钟延迟补偿模块GCLK_COMPENSATION9
20、73.5.2 配置控制信号输入管脚1043.5.3 配置控制信号输出管脚1053.6 多标准I/O接口电路的扩展1063.6.1 LVDS接口标准介绍1063.6.2 电路实现原理1083.7 定制版图设计1083.8 整体电路功能与参数仿真109第四章 FPGA电源与时钟系统研究与设计1124.1 DLL电源系统设计1124.1.1 设计要求1124.1.2 设计原理1134.1.3 基准电路单元设计1144.1.4 低通滤波单元设计1174.1.5 整形电路单元设计1204.1.6 整体电路仿真1214.2 上电复位电路单元设计1244.2.1 设计要求1244.2.2 设计原理1264.
21、2.3 整体电路设计1264.2.4 整体电路仿真1314.2.5 定制版图设计1324.3 SRAM电源系统设计1334.3.1 设计要求1334.3.2 设计原理1334.3.3 电压比较器单元设计1344.3.4 SRAMVDD电压控制单元设计1354.3.5 整体电路仿真1394.4 内部配置时钟发生电路单元1414.4.1 设计要求1414.4.2 设计原理1434.4.3 振荡器单元设计1454.4.4 整体电路设计与仿真1474.4.4 定制版图设计1524.5 FPGA内部模拟电路单元综述152第五章 FPGA系列产品的模拟电路设计与验证1545.1 FPGA系列产品设计方法1
22、545.2 FPGA系列产品的模拟电路异同点1555.2.1 相同点1555.2.2 不同点1565.3 FPGA 系列产品的模拟电路设计与实现156第六章 FPGA 可编程I/O接口电路测试方法研究1586.1 I/O接口电路测试方法研究1586.2 I/O接口电路测试方案159第七章 结 论162致 谢164参考文献165攻硕期间取得的研究成果167第一章 绪论1.1 课题的背景和意义FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。作为专用集成电路(ASIC)领域中的一种
23、半定制电路,该产品既解决了定制电路的不足,又克服了原有类型的可编程器件门电路数有限的缺点。由于FPGA产品具有上市时间短、设计成本低、便于升级与重复使用的特点,目前被广泛应用在通信、航天、航空、导航、遥感、遥测、程控交换机等军、民用领域1。FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个主要部分。对于一个实际投入商业与工业应用的FPGA而言,没有I/O接口、上电复位和电源系统等模
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 现场 可编程 门阵列 FPGA 模拟 电路设计 研究 硕士研究生 学位 论文

链接地址:https://www.31ppt.com/p-4149999.html