毕业设计(论文)基于FPGA的数字频率合成器设计.doc
《毕业设计(论文)基于FPGA的数字频率合成器设计.doc》由会员分享,可在线阅读,更多相关《毕业设计(论文)基于FPGA的数字频率合成器设计.doc(32页珍藏版)》请在三一办公上搜索。
1、西 京 学 院本科毕业设计(论文) 题目:基于FPGA的数字频率合成器设计 教学单位: 工程技术系 专 业: 电子信息工程 学 号: 姓 名: 指导教师: 2012年 5月摘 要直接 (Direct Digital Synthesis 简称 DDS)是十九世纪七十年代提出的一种全数字化结构的频率合成方法,采用一个恒定的输入参考时钟源,以数据处理的方式产生频率相位可调的输出信号。经过三十多年的发展,已成为现代频率合成的主要方式。具有频率分辨率高、频率转换速度快、相位连续、相位噪声低等优点,被广泛应用在通信、雷达、遥控遥测、导航、PCS/PCN 系统等领域。近年来兴起的现场可编程门阵列(FPGA)
2、具有集成度高、速度快、可靠性强等优点,非常适合设计 DDS 系统的数字部分。本文主要讨论了直接数字频率合成器的实现,并通过改进其关键部分的结构,对直接数字频率合成器进行了研究。本文首先分析了直接数字频率合成器的工作原理及其结构,并对实现相位幅度的各种方法予以详细分析。对 DDS 的关键部分数控振荡器 NCO 进行了优化设计,采用 Brent-Kung 二元树结构和选择进位加法器相结合实现相位累加器,减小了系统延时;用 Verilog 硬件语言对设计的各部分进行编程,在 Quartus软件上对其进行仿真,验证设计的合理性,并对系统的整体性能进行了仿真。关键词:直接数字频率合成,相位累加器,低通滤
3、波器,FPGAAbstractDirect Digital Synthesis technology that was put forward is a method of all-digital frequency synthesis at the seventies of the nineteenth, which betake a constant signal source of input reference clock to produce output signal of phase and frequencys adjustable to the way of date pro
4、cessing .After 30 years of development, it has become the main form of frequency synthesize. Because of excellences of high frequency resolution 、 fast frequency conversion speed、phase continuous、low phase noise and so on, DDS is widely used in field of communication、radar、remote telemetry、navigatio
5、n、PCS/PCN system. In recent years the rising field programmable gate array (FPGA ) with excellences of high integration、fast speed、high reliability、rich resources and so on, is very suitable for the digital part design of DDS system.The article focuses on the realization of direct digital frequency
6、synthesizer, and study the direct digital frequency synthesize by improving the key part structure of DDS.In this paper, first, we analyze the working principle and structure of direct digital synthesizer , and detailedly analyze various methods of phase transforming scope. Optimizing NCO design of
7、a key part of DDS, and combining the Brent-Kung binary tree structure and carry select adder to realize the phase accumulator, and reduce the delay. Using Verilog hardware design language write programs to various parts of the design, and simulate these programs in Quartus , verify their reasonablen
8、ess. Giving the overall performance of the system by simulation, then downloading to FPGA to verify. Key word: Direct Digital Frequency synthesize; Phase accumulator; Low-pass filter; FPGA目录摘 要IAbstractII1 绪 论11.1 频率合成技术概况11.2 直接数字频率合成技术简介11.3 直接数字频率合成的主要技术指标特点21.4 本论文研究的主要内容32 DDS 的基本原理52.1 DDS 技术的
9、工作原理和特点52.1.1 DDS 技术的工作原理52.2 DDS 的结构与特点72.2.1 相位累加器72.2.2 相位幅度之间的转换82.2.3 数模转换器92.2.4 低通滤波器92.3 本章小结103 DDS 关键部分设计113.1 相位累加器设计113.1.1 选择进位加法器113.2 本章小结124 用FPGA 实现DDS134.1 FPGA 及其集成开发环境134.1.1 FPGA 的简介及结构134.1.2 FPGA 的设计流程144.1.3 Quartus 开发环境174.1.4 Verilog HDL 硬件语言174.2 DDS 的 FPGA 实现174.2.1 相位累加器
10、的实现184.2.2 象限转换194.2.3 系统仿真194.3 滤波器设计224.4 本章小结235 结 论24致谢25参考文献261 绪 论1.1 频率合成技术概况频率合成是将具有低相位噪声、高精度和高稳定度等综合指标的参考频率源经过电路上的混频、倍频或分频等信号处理,实现数学意义上的加减乘除运算,产生大量具有同样精度的频率,实现频率合成的电路叫做频率合成器。频率合成技术起源于二十世纪 30 年代,早期的频率合成器是由一组晶体组成的晶体振荡器,输出多少个频率点就需要多少个晶体。频率切换由人工来控制,频率的准确度和稳定度主要由晶体决定,很少与电路有关。随着频率合成技术的发展,上述方法被非相干
11、合成方法代替,非相干合成方法以少量的晶体产生众多频率,降低了成本,提高了稳定度。但是研制由多块晶体组成的晶体振荡器是一个复杂的任务,而且成本较高,所以后来人们又提出了相干合成法。相干合成法是由一个准确度和稳定度较高的参考源产生多种频率的方法,与非相干合成方法的主要区别是频率合成过程中所使用的频率源的个数不同,非相干合成法使用多个晶体振荡器,而相干合成法使用一个参考频率源。在相干合成装置中,输出频率的稳定度和准确度与参考源相同。随着数字信号理论和计算机技术的发展,在频率合成领域诞生了一种革命性的技术,即七十年代出现的直接数字频率合成技术(Direct Digital Freqency Synth
12、esis)。1971 年,J. Tierney 和 C.M. Rador 和 B. Gold 首次提出了一种新型的频率合成技术直接数字频率合成(DDS)的概念,从而揭开频率合成技术的新篇章,标志着频率合成技术迈进了第三代。直接数字频率合成以全数字技术从相位概念出发,直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件制作水平,它的性能指标不能与已有的技术相比,故没受到重视。近年来,由于数字技术的发展以及器件制作工艺水平的提高,直接数字频率合成得到飞速发展。该频率合成方法的主要优点是:控制方便、频率转换速度快、频率分辨率高、相位连续、全数字化的结构易于集成等;缺点是杂散抑制差、工作频带窄
13、。1.2 直接数字频率合成技术简介 直接数字频率合成技术发展到现在,合成信号频带的宽度和频谱的纯度仍是其今后发展的主要方向,其频谱杂散有三个来源:相位截断、幅度量化和 DAC 的非理想特性。因此如何抑制杂散仍然是高速 DDS 急需解决的问题。为使 DDS 输出杂散最小化,国内外学者对 DDS 输出频谱特性进行大量研究,提出了一种波形分析法,它根据 DDS 的相位累加器的周期性和 DDS 的实际结构,得到 DDS 输出波形的数学描述,对输出的波形做傅里叶级数分析,得到真实的频谱特性图。在分析 DDS 输出频谱特性的基础上,提出了一系列降低杂散的方法,主要有以下几种: (1)压缩存储波形 ROM
14、表,(2)采用随机抖动注入,相位截断误差具有周期性,引起的杂散是一些离散谱线。设法破坏误差的周期性、与信号的相关性。这些方法已成为减少 DDS 杂散的主要研究方法。抖动注入有多种方式:频率控制字抖动注入、相位抖动注入、幅度抖动注入。随机抖动注入技术使离散谱线均匀化,从而提高了输出频谱的无杂散动态范围。(3)对 DDS 工艺结构和系统结构的改进: a. 采用混合封装技术; b. Kushner 提出的平衡; DAC 结构。我国国内对 DDS 技术的研究起步相对较晚,又由于微电子生产技术的原因,我国几乎没有自己的产品。不过近几年国内由不少大专院校和研究机构对 DDS 做了全面的工作。如西安电子科技
15、大学研制的 DDS 相位噪声做到-80dB,杂散优于-45dBc;北京理工大学研制的 022MHz 的 DDS 产品 MCL-DDS,其杂散达到-55dBc。目前市场上的信号源产品大多是通用型的,一般只能产生正弦波等标准波形。而不同领域需要不同的信号源,如在雷达、通信领域需要短波信号源,就需要自己设计不同功能的信号源。1.3 直接数字频率合成的主要技术指标特点DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。其优点如下:(1)输出频率相对带宽较宽:输出频率带宽为50%fs(理论
16、值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率带宽仍能达到40%fs。 (2)频率转换时间短:DDS是一个开环系统,无任何反馈环节,这种结构使得DDS的频率转换时间极短。事实上,在DDS的频率控制字改变之后,需经过一个时钟周期之后按照新的相位增量累加,才能实现频率的转换。因此,频率转换的时间等于频率控制字的传输时间,也就是一个时钟周期的时间。时钟频率越高,转换时间越短。DDS的频率转换时间可达纳秒数量级,比使用其它的频率合成方法都要短数个数量级。(3)频率分辨率极高:若时钟fs的频率不变,DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累加器的位数N
17、即可获得任意小的频率分辨率。目前,大多数DDS的分辨率在1HZ数量级,许多小于1MHZ,甚至更小。 (4)相位变化连续:改变DDS输出频率,实际上改变的每一个时钟周期的相位增量,相位函数的曲线是连续的,只是在改变频率的瞬间其频率发生了突变,因而保持了信号相位的连续性。(5)其他优点:可产生宽带正交信号及其他多种调制信号、可编程和全数字化、功耗低、体积小、重量轻、可靠性高、控制灵活方便等方面,并具有极高的性价比。 当然DDS也有局限性,主要表现如下: (1)输出频带范围有限:由于受DDS内部DAC和波形存储器(ROM)的工作速度限制,使得DDS输出的最高频率有限。目前市场上采用CMOS、TTL、
18、ECL工艺制作的DDS芯片,工作频率一般在几十MHZ至400MHZ左右。 (2)输出杂散大:由于DDS采用全数字结构,不可避免地引入了杂散。其来源主要有三个:相位累加器相位舍位误差造成的杂散;幅度量化误差由存储器有限字长引起造成的杂散和DAC非理想特性造成的杂散。DDS问世之初,构成DDS的元器件的速度限制和数字化引起的噪声这两个主要缺点阻碍了DDS的发展与实际应用。随着近几年超高速数字电路的发展以及对DDS的深入研究,DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。近年来随着频率合成技术的发展,DDS已广泛应用于通讯、导航、雷达、遥控遥测、电子测量以及现代化的仪器仪表工
19、业等领域。1.4 本论文研究的主要内容论文首先对直接数字频率合成器关键部件进行了分析;采用一些优化技术对直接数字频率合成器进行了优化设计,在设计的同时进行仿真,验证设计的合理性与正确性。论文安排如下:(1)介绍了频率合成器发展及直接数字频率合成器的现状。(2)介绍了直接数字频率合成器的工作原理及基本结构,详细分析了实现幅度相位的各种方法。(3)重点分析介绍了 DDS 关键部分的设计,相位累加器和相位幅度转换的实现方法。(4)DDS 在 FPGA 上的实现 首先叙述 FPGA 的开发流程和特点及其开发环境。用 Verilog 语言对直接数字频率合成的关键部分数控振荡器 NCO 进行了设计,并对其
20、进行了优化,在 Quartus软件上实现了仿真验证。最后在 MATLAB软件上实现了波形的整合。2 DDS 的基本原理2.1 DDS 技术的工作原理和特点DDS(Direct Digital Frequency Synthesis)直接数字频率合成器是从相位概念出发直接合成所需波形的一种频率合成技术。它是以一个固定频率精度的时钟作为参考时钟源,通过数字信号处理技术产生一个频率和相位可调的输出信号。从本质上说,它是由设置的二进制控制字对参考时钟做除法运算,控制字字长一般为2448 位。可以认为 DDS 是数字信号处理理论的延伸,是数字信号中信号合成的硬件实现问题。2.1.1 DDS 技术的工作原
21、理设有一频率为 f 的的余弦信号: (2.1)现在,以 为采样频率对进行采样,得到离散序列: n = 0,1,2, (2.2)其中为采样周期。对应的相位序列为: n = 0,1,2, (2.3)从(2.3)式可以看出相位序列呈线性增加,即相邻的样值之间的相位增量是一个常数,而且这个常数仅与信号的频率 f 有关,相位增量为: (2.4)信号频率 f 与采样频率之间的关系为: (2.5)其中K 与M 为两个正整数,所以相位增量可以表示成: (2.6)由(2.5)式知,若将 2的相位均匀的分为M 等份,那么频率为的余弦信号经频率采样后,量化序列中相邻样值之间的相位增量为一个不变值 K。根据上述原理可
22、以构造一个以常量 K 为相位增量的量化序列: n=0,1,2, (2.7)完成相位序列(n)到余弦值序列的映射,由(n)构造序列: (2.8)公式(2.8)是连续信号经采样频率采样后的离散时间序列,根据采样定理,当时,经过低通滤波器平滑后,可唯一恢复出。通过上述变换,不变量 K 将唯一确定一个单频模拟余弦信号: (2.9)该信号的频率为:= (2.10)(2.10)式就是直接数字频率合成(DDS)的方程式,在实际的 DDS 中,一般取M=,DDS 输出频率可以写成: = (2.11)由(2.11)式可知,要想得到不同的频率只须通过改变 K 的大小就可实现,同时可以得到 DDS 的最小频率分辨率
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 论文 基于 FPGA 数字 频率 合成器 设计
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-4149732.html