免费毕业论文基于DSP的多通道数据采集电路(一).doc

《免费毕业论文基于DSP的多通道数据采集电路(一).doc》由会员分享，可在线阅读，更多相关《免费毕业论文基于DSP的多通道数据采集电路(一).doc（3页珍藏版）》请在三一办公上搜索。

1、免费毕业论文-基于DSP的多通道数据采集电路(一)  基于DSP的多通道数据采集电路摘要:提出了一种基于DSP的多通道数据采集电路的设计方案。该方案采用硬件高速锁相环电路控制多通道A /D转换器,使1个周期的采样点总数不变,但这个数值可调。然后,脉冲通过调理,且通过一种特殊的电路进行推迟再进入CPU. 这样, CPU就可以处理这些信号,同时也避开了由元器件产生的毛刺。这样保证了电路的同步整周期采样,实现了多路数据的采集。同时,在仿真软件里对部分关键电路进行了仿真,然后,又在实际的完整电路板上再次验证了整个设计,其效果好。关键词:多通道;锁相环;放大电路C ircu it Design

2、 ofMulti2channel Da ta Sampling Ba sed on DSPAbstract:A method of circuit design ofmulti2channel data samp ling based on DSP was p roposed. A high speed PLL circuit was adop ted to control the multi2channelAD convert, so the number of samp ling point in a period was invariable. But it was ad2 justab

3、le. After that the pulse would be adjusted, and postponed by a special circuit. Then it went into CPU, and the CPU dealt with it, and avoided the burrswhich were created by the components. Imp lemented the synchronous samp ling in a whole period, and the multi2channel data samp ling. Meanwhile, some

4、 key componentwas simulated in simulation software. The whole real cir2 cuit is validated, and the performance of the circuit is perfect.Key words:multi2channel; PLL; amp lifier circuit引言 要提高电力的质量,减少无功功率的损耗,并要使电源更稳定,现在普遍采取有源电力滤波的方式。文献 1 提到了电力系统有源滤波的一些基本的概念和设计方法。并对有源滤波的结构有着比较详尽的探讨。但是采用这种方法需要进行前级

5、滤波,而且要求比较高精度的采样,然而,在电力采集的过程中,由于谐波的存在,使得采样的结果不准确。另外,目前的A /D采样一般只有8位,而且装置多使用单片机控制,所以这使得无论是精度还是速度,目前的采样系统都远远达不到要求。许多电力设计人员,经过长期的努力,尽管效果稍微有点改善,但是并不理想。当然,原因有很多,比如受到工艺、原理等的制约。为了避免这些缺陷,可以采用针对DSP的数据采集系统。与同类的处理器中相比, TMS320LF2407更适合用在电力系统的处理进程中,其驱动能力很强,可以直接驱动H桥和一些低耗电的电路。1 硬件框架 系统框架如图1所示。系统主要由滤波放大电路、方波产生电

6、路,锁相电路,脉冲调理电路,采样保持电路组成。其中,输入信号通道和滤波放大电路的通道共用一个端口。为了防止电流干扰,原始多路信号经过电压互感器和电流图1 系统总框架图 互感器的时候转化为幅值不超过40 mA的交流电流信号。对于输入,还有专门的电压提升电路。其提升的电压数值,可以通过一块专门设计的电压提升电路进行调节,只要把输入调节到TMS320LF2407所能接收的信号幅值范围内就可以了,这比以前设计的固定电压方便多了。在放大电路中,含有滤波的部分,后面的方波产生电路利用放大后的信号产生方波,然后经过倍频电路,进行256倍频。最终得到了50 Hz交流电的采样控制脉冲。1. 1 放大电

7、路设计 放大电路保留输入信号的低频率部分(50 Hz左右) ,用低通滤波电路进行滤波,如图2所示。通过计算得出的公式来仿真和设计,仿真结果是:大约在频率472 Hz时候放大倍数为1,而实际结果01932 5,稍小于1;在50 Hz时候为9197,而实际结果为8164,基本符合要求。仿真结果基本符合实际测量的情况。 通过改变CPL2和CPL3就适当地改变了二阶滤波系统的响应。为了使信号的干扰最小,而有用的信号所占的比例最大,而且使谐波的度最小,所以,对以前的滤波电路进行了一些调整和改进,图2所有的参数,就是最后确定的最优的参数。图2低通滤波电路1. 2方波信号产生及其相应的锁

8、相电路 方波信号产生的主要部分是: LM311比较电路,把前面预处理完的信号变为方波。LM311是高速的电压比较芯片,其响应速度很快,使用加上拉的输出,这样脉冲信号的电压就可以方便地调节了。然后再经过4046锁相。锁相效果可以参考式(1) :fmin =1/RPL11 (C1 + 32)fmax =1/RPL10 (C1 + 32)+ fmin            （1）f0 =(fmin + fmax)/2f0 = 112 18 Hz(1)锁相环的频率特性可由式(2)确定

9、:2fc1/*sqrt(2*f1/(RPL12*CPL6)                                             (2)fc

10、f1一般用简单计算出的参数结果就可以控制,但效果欠佳。由于锁相速度主要与RPL10和CPL6有关。通过在以前的电路基础上经过大量的实验,改进如图3所示。 图3改进的PLL电路 实验发现,当R1 变小时,锁相范围变大。尽管此时锁相范围的下限略有所升高,但与此同时锁相速度会有很大的提高。又因为交流电的频率大概在50 Hz左右波动,所以,对下限要求不高。而对于采样,它要求实时的跟踪交流电频率的变化,对速度要求比较高。所以,根据速度优于范围的原则,尽可能提高速度。最终采用了R1 = 511 k. 当然,当C2 降低时,锁相速度也会升高,但这时候锁不住低频, 所以C2 采用011F的最优数值。表1为部分具体实验数据。 表1锁相环锁定范围与参数对应表R1 / k    最大锁相频率Fmax /Hz        最小锁相频率Fmin /