《数字电子电路》课程设计简易数显电子钟设计.doc
《《数字电子电路》课程设计简易数显电子钟设计.doc》由会员分享,可在线阅读,更多相关《《数字电子电路》课程设计简易数显电子钟设计.doc(25页珍藏版)》请在三一办公上搜索。
1、摘要:简易数显电子钟主要有三部分构成:函数信号发生器 计时电路 整点报时。晶振提供一个频率稳定准确的32768Hz的信号,经过分频器分频的到1Hz稳定准确的函数信号,做为计数器的脉冲信号,六个计数器串行连接,分别采用十进制和六进制计数(时十位为三进制计数),通过7448译码器和显示器显现出来,计数周期为24小时。当分钟两位同时为零时通过单稳态触发和0.5Hz函数信号共同作用多谐振荡,通过控制单稳态触发时间来控制多谐震荡时间,从而控制响铃时间。关键字:晶体振荡器、分频器、译码显示Abstract:The simple number reveals the electron clock mainl
2、y to have three parts of constitutions:The function signal generating device timing circuit integral point reports time. The crystal oscillator provides frequency stable accurate 32768Hz the signal. After frequency divider frequency division to 1Hz stable accurate function signal,Does for the counte
3、r pulse signal. Six counter serial connections,Uses the decimal base and the senary counting separately (when ten for ternary notation counting). Comes out through 7448 decoders and the monitor appearances,The counting cycle is 24 hours. When at the same time minute two affects the multi-harmonic vi
4、brations together for the zero hour through monostable triggering and the 0.5Hz function signal, Through controls the monostable triggering time to control the multi-harmony shake time,Thus control bell time.Keywords: crystal oscillator、 the frequency divider、decoding display目 录一.前言 3二.慨述与基本组成 5三.单元
5、模块设计1.电源信号 52.信号发生器 71)晶体振荡电路 82)分频电路 93.计数器 101)分.秒计数器 112)时计数器 124.译码显示电路 135.自动报时电路 16四.主要元器件介绍 181.CD4060 182.555 183.74LS161 24五、系统功能、指标参数 25六、设计总结 26附 录 27前言:电子技术基础课程设计是在“电子技术基础”课程之后,集中安排的重要实践性教学环节。学生运用所学的知识,动脑又动手,在教师指导下,结合某一专题独立地开展电子电路的设计与实验,培养和提高分析、解决实际电路问题的能力。它是高等学校电子工程类专业的学生必须进行的一种综合性训练。课程
6、设计的任务一般是让学生设计、组装并调试一个简单的电子电路装置。需要学生综合运用“电子技术基础”课程的知识,通过调查研究、查阅资料、方案论证与选定;设计和选取电路及元器件;组装和调试电路,测试指标及分析讨论,完成设计任务。课程设计不能停留在理论设计和书面答案上,需要运用实验检测手段,使理论设计逐步完善,做出达到指标要求的实际电路。通过这种综合训练,学生可以掌握电路设计的基本方法,提高动手组织实验的基本技能,培养分析解决电路问题的实际本领,为以后毕业设计和从事电子电路实际工作打下基础。课程设计主要是围绕一门课程的内容所做的综合练习。题目出自实际电路,一般没有固定的答案。但由于电路比较简单、定型,又
7、不是真实的生产、科研任务,所以学生基本上能有章可循,完成起来并不困难。这里的着眼点是让学生从理论学习的轨道上逐步引向实际方面来,把过去熟悉的定性分析、定量计算逐步和工程估算、实验调整等手段结合起来,掌握工程设计的步骤和方法,了解科学实验的程序和实施方法。数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的, 数字钟设计重在于仿真和接线,虽
8、然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力。简易数显电子钟设计任务与要求:1 设计一个数显电子钟,时间由6个数码管和4个发光二极管进行显示,显示方式为:HH:MM:SS:2 显示时间为24小时制.(注意:小时的十位具有0,1,2,三种状态,个位有十进制和四进制两种).3 要求走时精度在24小时内误差不超过30秒.4 整点报时:在整点的时候发出10次声响,每次持续1秒,间隔1秒;声音频率自由选择.5 设计所需支流电源数字钟设计一慨述与基本组成:数字钟是一个将时、分、秒显示给人的视觉器官的计时装置。它的计时周期为
9、24小时,显示满刻度为23时59分59秒,另外还有报时功能。所以,数字钟主要由脉冲源、计数器、译码器、数码管和整点报时电路组成。如图一所示:图一1. 电源信号:+5V电源将220V的电压变成LM309可用的电压,电源变压器是将交流电网220V的电压所需要的电压值,然后通过整流电路将交流电压变成脉动的直流电压。由于此脉动的直流电压还含有较大的纹波,必须通过滤波电路加以滤除,从而得到平滑的支流电压。但这样的电压还随电网电压波动(一般有10%左右的波动)、负载和温度的变化而变化。因而在整流、滤波电路之后,还需要接稳压电路。稳压电路的作用是当电网电压波动、负载和温度变化时,维持输出直流电压稳定。方框图
10、如下。通过309之后在由电阻分压就可以向CC7107输入有效的电压值。最后再由CC7107向LED输入电压,最后由LED显示出其电压值。而CC7107的供电部分,是通过使用7805和7905分别向它的35和26引脚输入+5V和-5V的电压使其工作。 对CC7107的输入是选用两个运放,一个是反比例缩小100倍的,另一个是1:1的反比例运放。但是考虑到设计的简略性和可使用性,所以改有了电阻分流。这样就不用再设计一个向运放提供+12V和-12V的电压。电阻分流使得设计变得简单而且也节约了设计的成本,使得可行性提高。桥式整流电路:电路如图所示,图中最做边为压器,它的作用是将交流电网电压v1变成整流电
11、路要求的交流电压: RL是要求直流供电的负载电阻,四只整流二极管D1D4接成的电桥形式,故有桥式整流电路之称。2.信号发生器:1Hz脉冲信号为了产生精确的秒信号,必须有信号发生器即振荡器。从数字电路课中可知,振荡器的频率和稳定度越高,形成的钞信号就越准确。为了简便可行,用电子表的石英晶体构成频率为32768HZ(215)的振荡器,然后经过15次二分频就可以得到秒信号。采用14位二进制串行分频器CD4060,接石英晶体JN即可直接实现振荡与分频功能。因其输出是2Hz的信号,需再接一个二分频器就可以得秒信号,见图二 :1Hz脉冲信号图二)晶体振荡器电路晶体振荡器是构成数字式时钟的核心,它保证了时钟
12、的走时准确及稳定。图中所示电路通过非门构成的输出为方波的数字式晶体振荡电路,这个电路中内部结构为非门与与外部的晶体、电容和电阻构成晶体振荡器电路,另一个非门实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。电容、与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计,其频率较低,有利于减
13、少分频器级数。从有关手册中,可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高,因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。 COMS晶体振荡器)分频器电路通常,数字钟的晶体振荡器输出频率较高,为了得到z的秒信号输入,需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路,一般采用多级进制计数器来实现。例如,将z的振荡信号分频为Z的分频倍数为(),即实现该分频功能的计数器相当于极进制计数器。常用的进制计数器有等。本实验中采用CD4060来构成分频电路。C
14、D4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。计数为级进制计数器,可以将Z的信号分频为Z,其内部框图如图3-3所示,从图中可以看出,的时钟输入端两个串接的非门,因此可以直接实现振荡和分频的功能。3计数器: 有了标准秒信号后,就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期。将这些计数器适当连接,就可以形成时、分、秒的计数,从而实现计时功能。若计数器从0时、0分、0秒开始计数,那么任何时刻计数器里的数就表示该时刻的时间。在此数字钟,用同步十进制加法计数器74161来分别组成时、分、秒计数器。1) 分、秒计数器: 分、秒计数
15、器都是由两个同步十进制加法计数器级联而成,其中个位连接成10进制加法计数器,十位连接成6进制加法计数器,再通过由振荡器产生的标准秒信号作用来实现60进制计数功能。此数字钟的分、秒计数器的组成。如图三所示。脉冲信号输入端信号输出端 图三 该电路的工作原理如下: 以秒计数器为例来讲述两个计数器的工作原理。如图四,用同步十进制加法计数器74161、B级联组成了60进制加法计数器。计数器A组成了10进制加法计数器,其起始状态为QA4QA3QA2QA1=0000(秒个位),QB4QB3QB2QB1=0000(秒十位)。当标准秒信号上升沿到达时,计数器A开始计数,从0000至1001,即从0至9,当到达状
16、态1001,即9的时候,计数器A的进位端(RCOA) 产生了为高电平的进位信号(该进位端直接与秒十位计数器B的时钟脉冲端(CLKB)相连),进位信号进入秒十位的时钟脉冲端作为计数器B的时钟脉冲信号,使秒十位开始计数。重复以上计数器A的工作过程,当计数器B到达过渡状态0110时,在QB3端及QB2端分别产生了为高电平信号,因为计数器B是采取异步复位反馈法连接成60进制加法计数器,所以该信号通过与非门1形成低电平的复位信号并反馈到计数器B的复位端(CLRB),使整个秒计数器全部回复起始状态,秒计数器重新计数。同时,因为该复位端又与整个分计数器的时钟脉冲端(CLKC及CLKD)直接相连,所以该复位信
17、号也作为分计数器的时钟脉冲信号,使分计数器也进行计数。分计数器的工作原理与秒计数器基本相同,其区别在于: 分计数器的时钟脉冲信号为秒十位的与非门1产生的复位信号;以及分十位产生的复位信号作为时计数器的时钟脉冲信号。2)时计数器:时计数器也是由两个同步十进制加法计数器采用异步复位反馈法级联而成,但其时钟脉冲信号是来自分十位的复位信号;而该计数器的复位信号是采样自时个位的QE3端以及时十位的QF2端。此数字钟的时计数器的组成如图四所示。脉冲信号图四该电路的工作原理如下:时计数器的起始状态为QE4QE3QE2QE1=0000(时个位),QF4QF3QF2QF1=0000(时十位)。当分十位复位信号的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电子电路 数字 电子电路 课程设计 简易 电子钟 设计

链接地址:https://www.31ppt.com/p-4146982.html