DSP技术与应用课程设计报告基于C5402的DSP最小系统设计.doc

《DSP技术与应用课程设计报告基于C5402的DSP最小系统设计.doc》由会员分享，可在线阅读，更多相关《DSP技术与应用课程设计报告基于C5402的DSP最小系统设计.doc（11页珍藏版）》请在三一办公上搜索。

1、摘要： 基于DSP的系统设计过程中，最小系统的设计是整个系统设计的第一步，系统设计总是从最小系统开始，逐步向系统应用扩展，最终实现以DSP为核心的大系统的设计。因此，最小系统设计是DSP系统设计的关键。DSP最小系统设计包括DSP电源设计和地线的设计，JPTG仿真口的设计，复位和时钟电路的设计，上拉和下拉引脚的设计等。DSP的典型应用于网络，无线通信家电，另外还有虚拟现实，噪声对消技术,电机控制，图像处理等等。可以说DSP是现代信息产业的重要基石，它在网络时代的地位与CPU在PC时代的地位是一样的。它是信息产业的重要基石。具有高速，专门为运算密集型而设计，目前速度已达到亿次每秒。高可靠性，也就

2、是高重复性，例如雷达滤波器。性价比高等特点。关键词：复位电路；时钟电路；JPTG仿真口；电源；TMS3205402目录 1 设计目的12 我的设计模块12.1 TM320C540212.2 JTAG仿真接口的连接22.3 引脚和测试信号33 最小系统的测试44 C5402 DSP最小系统PROTEL图（部分）5总 结7参考文献81 设计目的 理解DSP系统开发的基本思路及方法，学习软硬件开发过程及资料收集与整理，学会撰写课程设计报告，学会对所学知识进行总结与提高，复习C语言的使用理解，C54XX汇编语言指令集。2 我的设计模块2.1 TM320C5402TMS320VC5402是C5000系列

3、中性价比较高的一颗芯片。独特的6总线哈佛结构,使其能够6条流水线同时工作,工作频率达到100MHz。VC5402除了使用VC54x系列中常用的通用IO口（GeneralPurposeIO,简称GPIO）外,还为用户提供了多个可选的GPIO：HPI8和McBSP。TMS320VC5402（简称VC5402）是TI公司的C54X家族的成员之一，它是基于先进的改进哈佛结构的16位定点DSP，拥有一条程序总线和3条数据总线。片内集成有一个具有高度并行性的算术逻辑单元(ALU)、专有硬件逻辑、片内存储器和片内外设等几部分.TMS320VC5402的引脚图如图1-1所示。图2-1 TMS320VC5402

4、引脚图C54x 的CPU 结构包括:40比特的ALU ,其输入来16比特立即数、16 比特来自数据存储器的数据、暂时存储器、T中的16比特数、数据存储器中两16比特字、数据存储器32比特字、累加器中40比特字;2个40比特的累加器 ,分为三个部分 ,保护位 39-32比特 、高位字 31 - 16 比特 、低位字 15 - 0 比特 ;桶型移位器 ,可产生0到 31 比特的左移或 0 到 16 比特的右移; 1717 比特的乘法器 ,40 比特的加法器;比较选择和存储单元 CSSU ;数据地址产生器 DA2 GEN 程序地址产生器PA GEN 。 C54x 的片内外设包括:通用 I/ O 引脚

5、 XF 和;两个定时器 Timer0 和 Timer1 ;片内锁相环 PLL ;8 比特 HPI 口;多通道缓冲存串口McBSP ;可编程等待状态产生器;可编程 bank2 switching 模块;外部总线接口;IEEE1149. 1 标准J TA G 口。TMS320VC5402 - 100的一种型号,最高频率10一般5016bit 片内 ROM 、16 K 16 个DMA 通道、2部程序空间可扩展到 1M 16bit 。1 个40 位的算术逻辑单元 ,2 个 40 位的累加器,2 个40 位的专用加法器 ,1 个 1717 的并行乘法器,1 个 40位的桶形移位器。8 个辅助寄存器和 1

6、 个软件栈。内部集成Viterbi 加速器 , 用于提高Viterbi 编译码的速度。可工作在三种低功耗方式（IDL E1 、I2 DL E2 、IDL E3) 。 (1192 K WORD 寻址空间 64 KW 程序空间、64 KW 数据空间、64 KW I/ O 空间 ,某些型号的程序空间可扩展到 8M WORD 。片内存储区可灵活配置为程序/ 数据存储器。多种复用外设; McBSP 、HPI 、GPIO 、TDM 、DMA 、Timer 、PLL 。双电源供电,提供 PGE 和B GA 两种形式的封装。2.2 JTAG仿真接口的连接JTAG（Joint Test Action Group

7、，仿真测试引脚接口）用于连接最小系统板和仿真器，实现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。不论什么型号的仿真器，其JTAG接口都必须满足IEEE 1149.1的标准。满足IEEE 1149.1标准的14脚JTAG接口如图2-2所示。图2-2 14脚仿真口引脚各个引脚的含义请参照DSP的引脚说明。一般情况下，最小系统板需要引出双排的14脚插针和图2-2中的一致。在大多数情况下，如果系统板和仿真器之间的连接电缆不超过6inch，就可以采用如图2-3所示的接法。这里需要注意的是，其中DSP的EMU0和EMU1引脚都需要上拉电阻，推荐阻值为4.7k或者10k。图2-3小于6

8、inch的JTAG连接方法如果DSP和仿真器之间的连接电缆超过6inch，则必须采用图2-4所示的接法，在数据传输引脚加上驱动 图2-4大于6inch的JTAG连接方法如果系统板上有多个DSP，则多个DSP之间的JTAG接口采用菊花链的方式连接在一起，接法如图2-5所示。 图2-5多个DSP的JTAG连接方法2.3 引脚和测试信号1上拉电阻或者下拉引脚DSP芯片的有些引脚必须接4.7k的上拉电阻，不同型号的芯片这些引脚有所不同，一般情况下这些引脚包括：未使用的中断信号、READY（数据准备好输入引脚）、保持输入引脚、EMU0（仿真中断引脚0）、EMU1（仿真中断引脚1）、所有的XBUS总线的数

9、据引脚、一些保留未使用的RSV引脚等。2信号灯系统板上可加入信号灯，用于指示最小系统的电源情况。当电源指示灯出现异常情况时可及时断电，以保护电路不被损坏。信号指示灯一般有：+5V的电源指示灯（电路板供电正常）、电压转换输出3. 3V指示灯（I/O供电正常）、电压转换输出1.8V或1.5V指示灯（核供电正常）以及其他信号指示灯。3测试孔C54x芯片的BGA封装使得焊接好DSP后，无法检测到每个引脚的状态，为此必须将一些可能需要测试的引脚通过连线引出。同时也可以将设计时不能确定的引脚引出，以确保在以后的改动中可以直接从这些测试孔跳线。3 最小系统的测试检测最小系统设计是否成功有以下4个步骤。 1上

10、电后，检测3.3V和1.8V或1.5V电压是否正常。如果正常，则进入下一步；否则检查电源部分电路。 2上电后，直接测量CLKOUT0和CLKOUT1引脚，查看是否有时钟信号输出，以及时钟信号的频率是否和设置的一样。若CLKOUT信号正确，则进入下一步；否则检查时钟和复位信号。 3连接好仿真器，查看是否能打开仿真软件CCS。如果可以打开CCS，则进入下一步；否则检查JTAG接口电路和上拉电阻。 4通过DSP下载程序到DSP中运行，查看运行结果下面试一个测试最小程序 .mmregs ；定义存储器映像寄存器 begin: ssbx XF ；XF引脚置高nop ；空操作等待rpt #800 ；将下一条

11、指令重复801次nop ；空操作等待rpt #800 ；将下一条指令重复801次nop ；空操作等待rsbx XF ；XF引脚置低nop ；空操作等待rpt #800 ；下面一条指令重复801次nop ； 空操作等待rpt #800 ；下面以条指令重复801次nop ；空指令等待b begin ；无条件跳转到begin.end ；程序代码结束配置文件如下：MEMORYPAGE 0: PARAM: org=0080h len=1780hPAGE 1: DARAM: org=0080h len=1080h SECTIONS .text: PARAM PAGE 0 .bss : DARAM PAGE

12、 1 .data: DARAM PAGE 1 4 C5402 DSP最小系统PROTEL图（部分）图4-1 我画的最小系统部分该PROTEL图是整个最小系统中我负责画的部分，其余部分由小组其他成员完成总结本学期我们开设了TMS320C54XX DSP这门学科我觉得很难，但却十分重要，而且都是理论方面的指示，所以必须学好它。正所谓“纸上谈兵终觉浅，觉知此事要躬行。”学习任何知识，仅从理论上去求知，而不去实践、探索是不够的，所以课程设计是身份必要的。DSP是运算密集型处理器，是为了高速运算而存在。单片机是事务型处理器，是为了处理事务而存在。DSP中的中断比单片机中要少很多。例如：手机。现在的手机都

13、有单片机的核(ARM)和DSP的核。RM主要用来控制键盘，DSP的核主要是做语音的压缩和解压，无线信道的调制和解调。在这次课程设计过程中，我也遇到了很多问题。对系统的设计以前就没有接触过，对芯片也不了解。后来在网上找到了他们的资料，才有了一些了解，发现他们是很实用的，真是受益匪浅啊。还有就是，我是我们组的组长，在给组员分配任务的时候可以说是绞尽脑汁，因为能给别人分配任务，首先要对别人做的部分有一定的了解，这就造成了工作量的加大。不过，在此过程中，我也确实比别人多学到了很多知识，看来适当的压力也是动力能推动我前进。总之，在这次课程设计中我学到了很多，给我很多专业知识以及专业技能上的提升，同时又是

14、一门讲道课，一门辩思课，给了我许多道，给了我很多思，给了我莫大的空间。这些让我一生受用。我对走硬件这条路充满了信心，一定要一步一个脚印，踏踏实实学习工作，创造属于我的智慧的结晶。在此，感谢指导老师对于我在课程设计期间的耐心指导，尤其是加深了我对中断向量文件，在此我表示真诚的感谢！同时在此我也对，王翔同学，叶洪同学对我的帮助表示真诚的感谢。参考文献1李利等. DSP原理及应用.北京：中国水利水电出版社，20022张勇.C/C+语言硬件程序设计.西安：西安电子科技大学出版社，20073邹彦. DSP原理及应用.西安：西安电子科技大学出版社,20054张雄伟.DSP集成开发与应用实例.北京：电子工业

15、出版社，20075 汪安民.TM320C54XX DSP实用技术.北京：清华大学出版社，2006指导教师评语学号1071306108姓名董鑫班级计算机1073班选题名称基于C5402的DSP最小系统设计序号评价内容权重（%）得分1考勤记录、学习态度、工作作风与表现。52自学情况：上网检索机时数、文献阅读情况（笔记）。103论文选题是否先进，是否具有前沿性或前瞻性。54成果验收：是否完成设计任务；能否运行、可操作性如何等。205报告的格式规范程度、是否图文并茂、语言规范及流畅程度；主题是否鲜明、重心是否突出、论述是否充分、结论是否正确；是否提出了自己的独到见解。306文献引用是否合理、充分、真实。57答辩情况： 自我陈述、回答问题的正确性、用语准确性、逻辑思维、是否具有独到见解等。25合计指导教师（签章）： 年 月 日