电子设备电磁兼容分析及设计技术.doc

《电子设备电磁兼容分析及设计技术.doc》由会员分享，可在线阅读，更多相关《电子设备电磁兼容分析及设计技术.doc（90页珍藏版）》请在三一办公上搜索。

1、电子设备电磁兼容分析及设计技术北京邮电大学继续教育学院电磁兼容研究室电磁兼容授课参考大纲第一节电磁兼容技术基础1. 基本概念2. 电磁兼容与电子新产品开发3. 电磁干扰源及特性4. 电磁兼容一般方法第二节电磁干扰分析方法1. 电磁拓扑分区2. 电磁耦合顺序图3. 电磁干扰作用途径4. 电磁辐射干扰分析5. 传导干扰分析. 电容耦合. 电感耦合. 公共阻抗耦合6. 保证电磁兼容措施第三节电磁兼容技术基础1. 电子设备组装设计概述. 逻辑分区. 器件布局2. 印刷电路板布线设计. 印刷电路板允许噪声分配. 数字信号及设计频率范围. 印制线长度要求. 3-W和20H原则. 镜像对销和隔离技术3. 电

2、子设备及多层印制板接地设计. 多层印制板接地设计原理. 多层印制板接地方式. 多层印制板接地电路. 多层印制板接地隔离技术第四节多层印制板电磁兼容设计关键技术1. 多层印制板电磁兼容设计原则2. 各种净化电容设计. 集成电路元件的电源保证. 电容的自谐振频率. 电容量计算. 开关元件的平滑电容3. 时钟电路设计. 需要考虑的带宽. 阻抗控制. 传输延迟. 容性负载的影响. 时钟线的终端处理. 时钟电路印制线条的布线方法. 减小时钟电路辐射的方法. 时钟电路引起的串音、保护线安排第五节电子设备的屏蔽与接地设计一、屏蔽与接地原理. 高频接地屏蔽. 低频屏蔽原理. 屏蔽与接地二、电缆屏蔽设计1 屏蔽

3、电缆的屏蔽原理2 电缆屏蔽效果与接地3 电缆成束与空间布局第六节电子设备接口的电磁兼容设计1. I/O电路设计和连接器的电磁兼容特性及正确使用. 连接器接地不当产生的辐射. 连接器的分区和接地. 特殊功能连接器北京邮电大学吕英华5 2005年6月第七节电子设备的结构性辐射1. 共模电流与差模电流. 共模电流与差模电流的概念. 共模电流与差模电流辐射发射特性. 共模电流与差模电流辐射发射的估算2. 设计方法. 共模电流与差模电流转换的原理. Hartin结构分解法第八节防静电设计1. 静电设计基本原理2. 材料防静电性能3. 人体的静电模型4. 防静电硬件设计5. 防静电软件设计第九节系统接地工

4、程1 系统接地原理2 用电系统3 接地规范4 大地电学特性第十节电磁兼容测试常用仪表1 电磁兼容测试与建模2 示波器用于EMI测量3 EMI接收机用于EMI测量4 频谱分析仪用于EMI测量5 窄带干扰与宽带干扰第一节电磁兼容设计基础一、基本概念二、电子新产品策划基本过程三、影响电子设备的干扰源及特性四、电磁兼容一般方法电子产品开发参考过程电子产品开发参考过程达到电磁兼容的成本电子战是现代战争的特色n HEMP n HPM 0.01-1W/ cm2干扰,0.01-1W/ cm2 毁坏芯片, 10-100W/ cm2 永久性损伤, 1000-10000W/ cm2 烧毁n 电子对抗n 电磁弹FCG

5、 n “空爆弹”的无线电引信n 无源探测定位, 电磁制导导弹n EMSEC-TEMPEST,特洛伊木马,无线病毒。电磁寄生1公里,LAN为10公里,海南声音识别 电话窃听n C4I对抗:指挥、控制、通信、计算机和情报 第二节电磁干扰分析方法1.电磁拓扑分区2.电磁耦合顺序图3.电磁干扰作用途径4.电磁辐射干扰分析5.传导干扰分析. 电容耦合. 电感耦合. 公共阻抗耦合6. 保证电磁兼容措施电磁环境的组成一个简单的电磁干扰模型有三个基本要素： 1 存在电磁干扰能源。2 存在一个受电磁干扰的设备，当电磁干扰超出容许的界限时，被干扰设备性能会发生混乱。3 在干扰和受干扰设备间存在耦合通道传递电磁能量

6、必须同时具备三个基本要素才会发生电磁干扰。如果去除了其中之一，就不会发生电磁干扰。所以，工程师的任务就是要决定哪一个因素是最容易消除的。一般地说，在设计印制电路板时，消除主要的射频干扰源是最廉价有效的方法（称为电磁抑制）。干扰源是产生初始波形的主动因素。印制电路板必须设计成使产生的电磁能量只限于需要的装配部件处。电子设备的电磁兼容水平包括以下两个性质截然不同的方面： 1 电磁发射（EMI）：设备传播的电磁干扰有辐射干扰和传导干扰。2 电磁敏感度或抗扰度（EMS） ：受影响设备或敏感设备所遭受的伤害效应，包括电磁干扰EMI、静电放电（ESD）和电力过电压（EOS）等形式的伤害。此外,还要满足特定

7、用户应用环境下的要求。常见的电磁干扰源及特性 自然界的电磁干扰源：雷电放电、太阳黑子爆发、日辉和地球磁暴等 人为的电磁干扰源： 连续干扰源 设备工作时产生的，辐射或传导干扰脉冲干扰源 电磁瞬态过程,有很宽的频谱,向空间辐射间接干扰源 与机械运动有关，如车，船和飞机的壳体与空气中的尘粒、烟尘、雪片等摩擦起电。接触干扰源 金属的接触面具有复阻抗特性，振动、颠簸、撞击时，接触阻抗是可变的。外界强辐射场产生感应电流，由于接触阻抗的作用会产二次辐射。辐射频谱为原辐射频谱加接触阻抗变化的调制,产生附加频率分量。停止运动时这种干扰便消逝。典型的人为干扰源及特性点火系统：脉宽1毫微秒到数百毫微秒，30300

8、兆赫间的频带内最强，电性干扰可达500微伏/ 米，6080米输电线系统：0.1到150KHz的范围，辐射干扰的脉冲宽度较大为14KHZ到1GHZ重复频率较低。电晕放电产生高频振荡，正半周的电晕有较强的放电并伴随着发光。电感性设备：电动机、电弧焊设备和变压器等设备，不规则的脉冲流，频谱约为10K到1G。开关器件和继电器：伴随着触点开合着有气体放电和电弧放电。电弧放电是触点的金属高温汽化形成电流通路，没有气体也产生电弧放电。电子设备内部的干扰源TTL的开关噪声：开关电流，几十到几吉赫的高频， 产生的须状噪声约0.51.5伏，宽5-10纳秒。TTL逻辑元件也极易受影响，2伏20纳秒的噪声就使TTL逻

9、辑器件发生误动作。动态RAM：DRAM利用电荷存储数位信息，充放电电流的峰值为100MA，频率可达，100MHz，电源线和接地线产生串扰和公共阻抗噪声。电源和接地：电源投入的过渡过程，负载变化产生快速脉冲电流，经电源和接地通路产生干扰。振荡器体及变压器：工作时会在周围辐射高频电磁波。静电放电和I/O端的干扰：经过信号线和连接器，外界的电磁干扰进入电子设备，内部干扰源向外辐射。北京邮电大学吕英华30 2005年6月保证电磁兼容性 元件、部件级的电磁干扰来源于元件之间的电磁耦合，通常由元器件的分布电气参数决定强弱。性质属于近区电磁场的作用，用电路的概念建模，有电容、电感耦合或公共阻抗的耦合。 设备

10、级的电磁干扰与电磁环境，电子设备之间和电子设备内部的电磁耦合有关。 综合系统和系统级用系统论方法：1、系统的电磁干扰、耦合和敏感性描述，测量和实验。2、系统电磁兼容建模。3、确立参数指标。4、合理组织。 业务级的电磁兼容:各种组织方法,如无线电管理委员会等。北京邮电大学吕英华31 2005年6月电磁拓扑分析法n 把一个系统分解为相对简单的有机组成部分n 在电子系统中实现EMC目标的主要技术是在干扰源和敏感设备之间设置屏障：将需要防护的区域用封闭的金属体包围起来，在电磁穿透点加装适当的防护器件。n 电磁场等强度区的几何分布关系就称为系统的电磁拓扑状态或电磁拓扑图n 等电位面的方法和电力线和磁力线

11、方法n 电磁拓扑图上有电磁能量密度电压、电流、频率和功率等参数。北京邮电大学吕英华32 2005年6月透入屏蔽外区电缆屏蔽S2 Vo V1 机身屏蔽S1 2005年6月V2 孔缝透入（门,窗等) 电路S3 V3 北京邮电大学吕英华入射EMI 能量直接注入点天线33电磁耦合顺序图n 造成当前的电磁拓扑状态的原因及维持系统中不同电磁拓扑状态之间秩序的耦合关系或动态平衡关系，这种分析的过程展开就给出电磁耦合顺序图n 电磁耦合顺序描述的是电磁波传播的过程，耦合的过程。导行电磁波；交变电磁波。n 电磁耦合顺序图可以根据基本的传输方程、波动方程、已有的样板研究成果以及基本的电磁过程的模板的分解和迭加的方法

12、进行。n 电磁耦合顺序图应该标示出相应的耦合参量、传输参量、通道特性、电容、电阻、电感、信号波形、天线增益和方向图等。北京邮电大学吕英华34 2005年6月设计基本过程把系统分解为相对简单的组成部分1. 功能板2. 背板3.机架与机柜4.器件布局在干扰源和敏感设备之间设置屏障1.金属屏蔽2.滤波器3.接地印制线条4.护沟电磁干扰的出入点（POE）配置防护器件限制EMI经过这些POE进入1.滤波器2.磁环3.垫圈4.共模缓存放大器5.光电配合电磁兼容设计、问题排查性测试，验证达到电磁兼容标准的预测试达到电磁兼容指标的花费最小是设计准则。北京邮电大学吕英华35 2005年6月电磁干扰作用源分析 干

13、扰三个要素：1、干扰源的大小和特性。2、电磁干扰作用的途径。3、设备对电磁干扰的敏感度及防护措施。r 辐射干扰： 远区场 近区场2 lp 3米，100兆赫约0.5米电场经耦合电容、磁场经互感2 2D 需要采用全波解l r l 北京邮电大学吕英华2005年6月3610k 1k 100 10 波阻抗2005年6月电场占优区E r H. 1 3 r . 1 2 非对称场区E . 1r 2 H 无功近场区. 1r3 磁场占优区无功辐射近场区辐射近场区近场区0.1 到源点的归一化距离北京邮电大学吕英华平面波区1r E . H 实测值. 1r 377欧姆转变区远场区10 1 37辐射发射传播规律电偶极子辐

14、射小电流环辐射孔缝的辐射l 2 2 w P ) ( ( ) p = 40 I m 2 4 P m 高阻抗大电流的电路趋于良好的辐射体；低阻抗线路趋向于成为接收器和转发器。这种作用取决于线路的自感、互感和电容的大小。U (w l ) 90l2 北京邮电大学吕英华2005年6月l S 2 w) ( ) l2 2 160p I ( 2 2 m = P = 38 电感耦合传导干扰的传播规律导体2 Z1 Z22 V2 C2g Z21 电容耦合导体1 C12 C V1 1g 电容耦合V2 Q1 导体1 C12 h1 d h1 镜象-Q1 = jvC 1 12 2V R12 Q2导体2 -Q2 e2 北京邮

15、电大学吕英华= jwM I1 2005年6月h2 h2地面39电容耦合原理C V1 1g 导体1 Z1 C12 Z21 北京邮电大学吕英华导体2 Z22 V 2 C2g 2005年6月40电感耦合原理导线回路1 导线回路2 V1 Z21 (a)互感耦合示意图北京邮电大学吕英华I1 Z1 M12 V2 2005年6月Z22 41电感耦合与电感耦合的区别+ - i=jC 12V1 e =jM12i1 Z21 Z22 Z22 Z21 互感耦合时干扰为电动势电容耦合时干扰为电流源北京邮电大学吕英华42 2005年6月区别电感耦合与电感耦合的测量电路V R2 R1 将导线两端都接电阻，然后在导线一端的电

16、阻上测量电压，同时减小另一端所接的电阻。如果电阻减小时,V增大则该影响为互感耦合；如果电阻减小时,V减小则该影响为电容耦合。北京邮电大学吕英华43 2005年6月V = 12 公共阻抗耦合 入地电流的场J I Ir E= = = s 2 2 ps p r r 2 2 地电位差的形成- = F - 1 F2 rI 1 2p ( r 1 2 ) 1r北京邮电大学吕英华I r1 2005年6月O I J=sE s r2 44nnn2. 印刷电路板布线设计印刷电路板允许噪声分配数字信号及设计频率范围印制线长度要求nnnnnn3. 电子设备及多层印制板接地设计多层印制板接地设计原理多层印制板接地方式多层

17、印制板接地电路多层印制板接地隔离技术n第三节电子组装设计1. 电子设备组装设计概述n 逻辑分区器件布局3-W和20H原则镜像对销和隔离技术北京邮电大学吕英华45 2005年6月逻辑分区（1） 组装器件数和输入输出引线数目在容许范围内组装密度最大。（2） 划分的单元之间的互连线数目最小（3） 组装设计、图形设计简单易行（4） 故障容易诊断（5） 线路规则发热量最小（6） 器件数目、插板数目最少（7） 重复使用率高（8） 采用标准件（9） 逻辑功能有扩展余地通常首先人工地进行逻辑划分；然后再用计算机进行概算或检查逻辑划分北京邮电大学吕英华46 2005年6月器件布局（1）底板或背板上的插接件或子板

18、布局（2）IC、LSI及分立器件在印制板上的布局（3）LSI功能布局（4）功能块内的单元布局（5）边缘引线的选择和匹配电阻引线的布局选择此项要进行布局优化，目的是为下一步的布线作业创造良好条件。一般情况中，优化可以按布线总长度最短进行。此外，还要考虑布线条件、电路设计基准、可加工性和可维修性。要使布线图即均匀又不过分集中和分散，减小串扰和缩短信号传送时间等等。北京邮电大学吕英华47 2005年6月印制板布线方法（1）引线对的设计。把同一信号网中的引线分解为引线与引线的组合。通常有连续布线、分叉布线（辐射布线）、中间分叉布线或无规则布线。（2）多层布线。通常遵守如下规则：除器件和IC的引线外不允

19、许有金属化孔、器件必须固定在金属化孔上、金属化孔可以设置在任意位置上。引线对倾角相近的安排在同一层，采用横竖（X，Y）布线技术，把X/Y层成对地安排布线层。（3）确定布线次序。通常采用先入为主的原则，选择不影响或对后面布线影响小的引线对开始并以此为顺序；或选择布线自由度小的先布，并以此为顺序。优先考虑以下情形： 北京邮电大学吕英华48 2005年6月A 信号传送时间必须固定或不得超出规定值的线B 不能单独布线的，如边缘引线C 在布线密的区域中，布线长度短的线D 不能用单线而需要用双绞线或同轴线的布线E布线长度短的线F 引线对或信号网内扩展裕度小的部分（4）确定布线路径：有试探法、单元划分法、通

20、道法、饱和区法、动态法等。对于先前已经有的布线妨碍后面布线的情形，通常首先要切除妨碍布线的布线，然后先确定被妨碍的布线路径，之后再重新修改被切除的布线路径。（5）单独布线：不能在印制图中布线的引线对作为单独布线处理，多采用串行布线法。北京邮电大学吕英华49 2005年6月n 噪声指标分配的设计n 标准和规范满足相应的规范FCC、CISPR、VDE、DOC、VCCI、MIL-STD、RCTA等，军用型比商用为5-10倍；加固型比军用型还高2-3 倍； 防电磁泄漏型更高满足一般电子设备和系统要求D i i D i 电爆系统要求其中，P为干扰源强度，R为影响因子，C为耦合系数CNACSEM5100。

21、P (f)-P(f)36dB P=P R C P (f)- 3 P(f) 20dB 时间分配和传输延迟检查： 首先计算出起点、中点和终点连续路径的延时，然后抽取延时最大和最小的路径，给出输出的延时时间。其中包括元件本身固有的、负载造成的、布线引起的等等。根据逻辑确定时间配合要求和时序分配要求。北京邮电大学吕英华50 2005年6月噪声分配指标计算n 首先将主要来源的噪声按均等的原则分配噪声。例如：电源噪声、逻辑器件工作时引起的电源线压降、数据线不匹配造成的反射、线间串扰、外来辐射噪声拾取,这五项各给20%的指标。n 然后再根据实际情况调整比例。注意：噪声相加取正交矢量和，即n 2 2 2 1

22、2 I= I + + + I I L 北京邮电大学吕英华51 2005年6月t 数字信号的频谱安排tr t0 A d T 等腰梯形周期脉冲，时钟信号波形北京邮电大学吕英华52 2005年6月T r 0 n 单竬辫戳.t a o t + t a o t p V(t)=V C + + cos 2p f n c r f = -n 0 an n c e o 1 0T Te o sin np T e u T t = t + t e u (t t + ) e u 0 r e u t t t + e u e u C V = 2 0 r T r 0 t np r np sin np r T (t t + )T

23、 .璣.53 20056160 f=1/d 10dB =2Ad 120 = 2A/f 80 40 10倍频20dB线MH 0.01 0.1 1 10 100 1000 北京邮电大学吕英华54 2005年6月谐波幅值2005年6月1 Cn . 2V0t p f t = 时钟信号的谱包络特性= 1t p r 北京邮电大学吕英华0 Cn C . n . 2Vf p f 0 2V p2f t 2 2r 频率55平顶升余弦脉冲波形北京邮电大学吕英华56 2005年6月n 平顶升余弦脉冲波形和频谱= (t i ) I w = ) ( = f1 f2 2(t f3 . =.I . .I 0 0 1 2 .

24、.I . 0 1+ cos . 2 . . wt p - j 2 I0 1 1 t ) e 1. - 2. = 1t p (t + cos p (t . t - 2 2 ( .t + wp1 w = 2pf1 2 w = 2pf2 . - t ) .t . - t -t ) .t . t t - ) . w . sinw 2 ( t - 2 2 ( 2005年6月t 3 w = 2pf3 2 / . - t -t t 0 . t t t t p w.t ) t . - t) 1 ( - .t .2 2 t .pt ) ) 1 ( - t sin p2 wp 北京邮电大学吕英华57平顶升余弦脉冲

25、波形的谱包络北京邮电大学吕英华2005年6月58北京邮电大学吕英华59 2005年6月北京邮电大学吕英华60 2005年6月北京邮电大学吕英华61 2005年6月北京邮电大学吕英华62 2005年6月波形对电路影响n 对任意脉冲形状的噪声，低频干扰水平只取决于脉冲的面积n 其高频干扰水平取决于重复周期和上升或下降时间n 高频分量的幅度并不只取决于上升或下降时间还与变化率有关n 宽带与窄带干扰影响的换算dB(窄带)- = 20log (PRR以MHz为单位) dB MHz(宽带) m m V V 北京邮电大学吕英华63 2005年6月tr td 2 印制线长度要求必须满足三个基本要求： 1、辐射

26、条件L Cf l =l 2 2、传输延迟条件3、电源压降要求0 0DI DV=RlD + I L l Dt 北京邮电大学吕英华64 2005年6月无源器件的频率特性及等效电路北京邮电大学吕英华65 2005年6月北京邮电大学吕英华66 2005年6月楼宇布线的拓扑结构主交叉连接点800m 光2000 3000 水平交叉连接点TC 90m WA WA 工作间300m 1500m 2500m 主干线TC北京邮电大学吕英华中介交叉连接点2005年6月500m TC 67电磁兼容分层设计与办公楼布线类比n主接地点n楼间干线2005年6月n工作区n接地总线n接入设备北京邮电大学吕英华n交叉连接设备n层间

27、电缆n本楼设备间681层2层4层（2个布线层） 6层（4个布线层） 6层（4个布线层） 6层（3个布线层） 8层（6个布线层） 8层（4个布线层） 10层（6个布线层） 2005年6月印制板布线的层间安排4 3 2 1 S2P S1G P G S2 S1 G S3 S2 S1 P G S2 S1 P G S2 S1 G S3 S2 S1 G G S2 S1 G S3 S2 S1 6 5P S4 S4 S3 G S3P S4 P S3 P G北京邮电大学吕英华8 7 S6 S5 G S4 S5 S4 9G 注释10 低速设计通常用于十千周以下很难设计高信号阻抗和低电源阻抗低速高电源阻抗只有S2用

28、于任选高要求信号设计S1 S2直用于较低速信号S2 S3可用于任选高速信号，有较差的电源阻抗EMC性能最好EMC性能最好, S4 对电源噪声敏感S6 69北京邮电大学吕英华70 2005年6月n 尺寸为400 mm 200 mm. 有16个存储模块存储板设计的例2005年6月北京邮电大学吕英华71有14层，安排了7个信号层、3个3.3 V电源层、1个1.5 V电源层、两个接地层。铜层的厚度为0.018 mm 到0.035 mm。心层和衬底层的厚度为0.13mm到0.23mm，材料的介电常数为3.9。PCB设计的复杂性主要取决于板的层数、图形形状复杂度、过孔的数量和I/O及连接器区。北京邮电大学

29、吕英华72 2005年6月北京邮电大学吕英华73 2005年6月北京邮电大学吕英华74 2005年6月线间串音强度的频率特性与干扰信号的频谱特性幅值1 pt 2005年6月+20dB -40dB -20dB 频率1 pt 北京邮电大学吕英华75两根印制线条线间串音强度随频率变化+20dB 串音值2005年6月1 p f t = 0dB -20dB 频率f = 1t p r 北京邮电大学吕英华763-W 原则保持任何线条间距不小于三倍的印制线条宽度， 即不小于3W,可以避免两线之间会发生电磁串扰北京邮电大学吕英华77 2005年6月北京邮电大学吕英华78 2005年6月20H原则n 20-H 原

30、理20-H 原则将印制板向空间辐射电磁能量减小到百分之七十以下20H一般为3mm左右北京邮电大学吕英华79 2005年6月接地的功能： 接地原理.专门的良好的导电面、零电位、作为电压的比较基准。.信号电路的返回电流通道，也作为电源回路的一部分。.配合屏蔽功能，容纳各种频率的干扰电流的通道。.连接裸露的设备金属外壳，保护操作人员不受到伤害。接地产生的电磁干扰.接地难以孤立完成，要有连接导线和导电平面。.接地有回路，在外电磁波作用下产生感应干扰电动势。接地应该遵守的原则.接地导线以及公共母线的阻抗应该是最小的。.接地导线应该采用横截面为管形的接地线。.连接质量：接触电阻、机械振动、防氧化、防腐蚀北

31、京邮电大学吕英华80 2005年6月接地系统概述n 通常有四种接地：信号地或信号参考地、电源地、屏蔽地和结构地。n 实际上不存在理想的地，地平面和地线上都有一定的电位分布，不存在理想的等位面。n 接地线的长度：较长的地线上存在有驻波，通常在L 0.15时, 可以用多点接地; 0.05 L f . 0 75 . 0 - 4S o d o5 . 0 + 0. aW + t 2235c 0 r d d 3 r uuu S e ou u ou 83c a 接地线拓扑b ( a ) 单点接地( b ) 一点并联( c ) 多点并联单点串联接地：最简单，但具有最大的干扰电平，低频时用（1M以下） 一点并联

32、接地：接地导线长，难以保证接地的低阻抗，会产生明显的接地导线间的电磁耦合多点接地：容易形成接地回路，接地回路面积大而引入很大的电感耦合型的干扰北京邮电大学吕英华84 2005年6月数字回路系统级接地接地系统是不同电流的共同回流路径，必须设计接地结构保证电流经不同途径回到原需要的电路。接地平面应当每隔0.05接地一次。电源地、数字地、模拟地要分开，最终单点汇接到机壳上。拓扑结构如图2005年6月电源回路北京邮电大学吕英华模拟回路850.1uF 浮地的隔离技术1mH 0.1uF 1mH 正态扼流圈1mH 共态扼流圈2005年6月北京邮电大学吕英华4700pF 4700pF 共态噪声交流噪声L 采用

33、对地平衡输入电路86光电隔离接地系统北京邮电大学吕英华87 2005年6月共模缓存放大器V+ V+ V- V- 接地系统北京邮电大学吕英华88 2005年6月多层印制板的接地接地层与电源层紧相邻，最好在上。多个接地层要多处相连接。局部接地层铜板要用螺钉直接与机架相接， 间距小于模拟和数字的地要分开。/ l 20 。I/O地要与内部地分开保护地线、分流地线、静电保护回线也要直接与机架相接或多处接地。不要破坏接地层的完整性。北京邮电大学吕英华89 2005年6月数字地数字印制线条数字电源数字地数字印制线条去视频控制器的印制线条音频I/O电路例静音区模拟电源模拟地（需要时可用为数字地） 模拟印制线条

34、（数字线条当上面为数字地时） 北京邮电大学吕英华模拟信号的印制线条模拟地模拟信号的印制线条2005年6月90第四节多层板EMC关键设计1. 多层印制板电磁兼容设计原则2. 各种净化电容设计* 集成电路元件的电源保证* 电容的自谐振频率* 电容量计算* 开关元件的平滑电容3. 时钟电路设计* 需要考虑的带宽* 阻抗控制* 传输延迟* 容性负载的影响* 时钟线的终端处理* 时钟电路印制线条的布线方法* 减小时钟电路辐射的方法* 时钟电路引起的串音、保护线安排北京邮电大学吕英华91 2005年6月2净化电容设计n 根据法拉第电磁感应定律，印制线条的串联电感成分在电流突变时要产生相当大的电压降，为有效

35、地抑制这种电源线上的电压波动。n 应在电源线上加平滑电容，这些电容象蓄水库那样起了缓冲作用。它将印制线条分为若干部分使电源波动减到允许程度。n 对功耗较大的集成电路最好是每一块集成电路接一个容纳电容。功耗小的要每隔几块接一个。n 在实际电路中可能只允许接有限个电容，此时就要把有限个电容接到优化的位置上。例如，有一排逻辑门器件和开关电路器件，只允许接n个电容，则应该把电容接到1 处、 3 + n 1 2n +1 2n 2n -1 +1 北京邮电大学吕英华92 2005年6月nnnnnnn L C 高于自谐振频率时，电容器呈电感性阻抗改善自谐振频率特性大容量电容器与小容量电容器并联的方法。当大容量

36、的电容器达到谐振点时，小容量的电容器尚未达到谐振点仍然起主导旁路作用。并联电容的容量应当相差两个数量级VLSI高速元件的边沿速率较高时就会产生RF电流。通常要再加并联电容以消除电源噪声，这种高频退耦电容的典型值为0.1并联0.001。对50MHz系统及更高的时钟频率，使用0.01并联100PF。每十个逻辑器件加一个大容量的电容器，通常选取10微法到100微法之间的数值。数字电路的电容设计印制线条电容单面约0.1-0.3PF/cm,多层印制线条约0.3-2PF/cm 电容的自谐振频率陶瓷电容器的v = 1 引线大约有6mm长，会引入15nH的电感北京邮电大学吕英华93 2005年6月电容器件使用

37、考虑n 当VLSI高速元件的边沿速率较高时就会产生RF电流。当信号边沿时间tr 小于5ns时，必须加退耦电容，这种高频退耦电容的典型值为0.1并联0.001。对50MHz系统及更高的时钟频率，使用0.01并联100PF。n 以上是对多层板而言的，对单层和双层板，加入退耦电容时，必须控制接地环路效应。对多层板来讲可将退耦电容加在任何地方的元件的电源接线端附近，因为电源板对地有很大的分布电容，而元件自身和退耦电容都连到接地板上去。n 平滑电容对EMI没有本质上改进作用，只用来作能量存储以便维持直流电压和电流。平滑电容都放在下述地方：每一个LSI和VLSI元件放一个，电源到印制板的引线连接器、子板周

38、边设备和次级电路的I/O连接器的电源终端、耗电大时电路和元件附近、最远的位置的输入功率连接器、高密度元件且远离dc输入连接器的地方、时钟电路产生附近。这个电容的耐压要留有百分之五十的裕量。北京邮电大学吕英华94 2005年6月选择电容器件n 电容的介质材料的温度特性越好电容的性能也越好。n SMT表面贴装电容有很小的等效串联电感(ESL)和等效串联电阻(ESR)。一般地ESL10nH，ESR0.5。当使用退耦电容时最主要的是减小引线长度(电感)，把电容器尽量靠近元件的位置放置。n Z5U材质稳定介电系数高，电容容量大，自谐振频率可达到1MHz20MHz。自谐振频率以上这种电容性能变坏(介电损失

39、增大)。因而最高只可用到50MHz。n NPO材质具有很好的高频特性， NPO的温度特性也很稳定， 但介电常数较低，电容值小。这种电容一般不用在10MHz以下。n 当将Z5U和NPO电容并联时，具有高介电常数的Z5U能降低具有较低介电常数但频率特性更稳定的NPO电容的品质。低于50MHz时最好只采用低感的Z5U电容。北京邮电大学吕英华95 2005年6月表面贴装电容的阻抗特性北京邮电大学吕英华96 2005年6月合理选择电容可减小高频北京邮电大学吕英华97 2005年6月nnn 电容量可依下述过程确定： (1)计算出所有的逻辑门器件和开关电路器件同时动作的最大拉电流。(2)计算此时最大的电源噪声允许值,由芯片工作要求确定。(3)计算允许的最大的共路阻抗。最大的共路阻抗可由DI计算(4)假设使用有实心镜像金属板并且Xmax 放在电源和接地板之间。(5)计算由电源到板的相互连接线的电抗Lpsw，并把这一数值加入其中以确定容纳电容量在临界频率以下，用导线连接较好。高于就需要加容纳电容。其值为： 决定临界频率，在此频率以下采用导线连接是合适的。并且当所有的门电路同时动作时，电源供应噪声应小于允许值。电源供电线（PSW） 的阻抗的计算是比较困难的环节，通常已有现成的理论或经验公式。= psw max (2 ) psw n DV Xmax F =X Lp bypass psw C L =1