基于VHDL的循环码编译码器的设计毕业论文.doc
《基于VHDL的循环码编译码器的设计毕业论文.doc》由会员分享,可在线阅读,更多相关《基于VHDL的循环码编译码器的设计毕业论文.doc(51页珍藏版)》请在三一办公上搜索。
1、 毕业设计报告(论文)报告(论文)题目:基于VHDL的循环码编译码器的设计 作者所在系部: 电子工程系 作者所在专业: 通信工程 作者所在班级: B08232 作 者 姓 名 : 作 者 学 号 : 指导教师姓名: 完 成 时 间 : 2012年 6月15日 北华航天工业学院教务处制 毕业设计(论文)任务书(理工类)学生姓名: 专 业: 通信工程 班 级: B08232 学 号: 指导教师: 职 称: 副教授 完成时间: 2012.6 毕业设计(论文)题目:基于VHDL的循环码编译码器的设计 题目来源教师科研课 题纵向课题()题目类型理论研究()注:请直接在所属项目括号内打“”横向课题()应用
2、研究()教师自拟课题()应用设计()学生自拟课题()其 他()总体设计要求及技术要点:基本设计要求:对不同的设计方法进行分析和比较,选择优化的设计方法,利用VHDL分别设计(15,7)BCH码的编码器和译码器,并能够对两部分进行单独仿真调试,实现其相应的功能。较高设计要求:在实现基本功能的基础上,通过设计信源编码器、模拟信道产生误码,将信源编码器、编码器、误码产生电路和译码器连接起来,实现对整个编译码系统的仿真和性能的分析比较。工作环境及技术条件:PC机1台、quartus II 7.0 编译环境信道编码尤其是循环码理论基础、EDA技术开发基础工作内容及最终成果: 方案论证、画出组成方框图;
3、画出系统工作的时序图; 设计组成系统的各单元电路; 完成整个系统的设计; 进行部分电路的时序仿真,并对仿真结果进行分析; 完成整个系统的仿真调试和性能分析; 撰写毕业设计论文; 其他。时间进度安排: 第七学期第六周 根据学生选择情况,完成双向选择,下达毕业设计任务书; 第七学期六十五周 教师指导学生查阅文献,撰写开题报告,准备外文译文、文献综述; 第七学期第十六周 论证学生的开题报告,确定能否开始毕业设计; 第八学期五周 搜集相关资料,深入学习相关理论知识及开发工具等内容; 第八学期六七周 确定毕业设计方案,论述课题要求及涉及到的理论,画出系统原理草图; 第八学期第八十四周 模块功能分析、功能
4、设计、程序编写、调试编译、功能验证分析; 第八学期第十五十七周 论文编写、修改等工作;毕业设计资料整理归档。指导教师签字: 年 月 日教研室主任意见:教研室主任签字: 年 月 日 本科生毕业设计(论文)原创性及知识产权声明本人郑重声明:所呈交的毕业设计(论文)基于VHDL的循环码编译码器的设计是本人在指导教师的指导下,独立进行研究工作取得的成果。除文中已经注明引用的内容外,本设计(论文)不含任何其他个人或集体已经发表或撰写过的作品或成果。对本设计(论文)的研究做出重要贡献的个人和集体,均已在文中以明确方式标明。因本毕业设计(论文)引起的法律结果完全由本人承担。本毕业设计(论文)成果归北华航天工
5、业学院所有。本人遵循北华航天工业学院有关毕业设计(论文)的相关规定,提交毕业设计(论文)的印刷本和电子版本。本人同意北华航天工业学院有权保存毕业设计(论文)的印刷本和电子版,并提供目录检索与阅览服务;可以采用影印、缩印、数字化或其它复制手段保存论文;在不以营利为目的的前提下,可以公布非涉密毕业设计(论文)的部分或全部内容。特此声明毕业设计(论文)作者: 指导教师: 年 月 日 年 月 日摘 要在本次设计中,使用Quartus II 7.0为系统开发平台,硬件描述语言VHDL为主要设计手段,以可编程逻辑器件为实现载体,设计方案中,从循环码编译码的原理出发,论证了BCH码编译码系统的设计方案,并利
6、用VHDL语言加以实现。所设计的系统可以完成BCH码编码以及两位错码的纠错译码。依据设计方案和设计平台完成了程序编写和程序调试,通过运行程序及时序波形的仿真有效验证了设计的正确性,初步实现了设计目标。关键词 VHDL BCH码 编码器 译码器AbstractThis design takes the Quartus II 7.0 as the system development platform, and takes hardware description language VHDL as the main design means. It also uses programmable l
7、ogic devices for the realization of the carrier。 In the design, it starts from the principle of cyclic code encoding and decoding, demonstrated the design of BCH codes encoding and decoding system, and then achieves with the VHDL language. The system designed can completed BCH codes encoding and of
8、which the error correction decoding even with two errors. Programming and debugging is completed in accordance with the design and design platform in this design. Besides, it validates the correctness of the design effectively through running the program and the timing waveform simulation, and achie
9、ve the design goals preliminarily.Key words VHDL BCH code encoder decoder目 录摘 要I第1章 绪论11.1设计目的和要求11.2背景及国内外研究概况11.3本次设计完成的主要工作2第2章 EDA技术32.1EDA概述32.2VHDL语言介绍32.3VHDL语言的特点42.4可编程逻辑器件52.5Quartus II概述62.6Quartus II数字系统开发流程72.7小结8第3章 常用循环码简介93.1循环码93.2R-S码103.3非本原BCH码103.4小结11第4章 基于BCH码设计原理124.1编码器设计原理1
10、24.2译码器设计原理134.2.1由接收多项式r(x)求伴随式s134.2.2由伴随式求出错误位置154.2.3搜索法译码原理174.3主模块电路设计方框图184.3.1编码器电路184.3.2综合计算电路184.3.3迭代译码算法电路194.3.4钱氏搜索译码电路194.3.5差错定位电路204.3.6译码器电路(双纠错码)204.4小结21第5章 程序设计实现225.1程序设计总流程图225.2编码器顶层文件主程序235.3译码器顶层文件主程序245.4编码器顶层文件生成模块275.5译码器顶层文件生成模块285.6编码器仿真图285.7译码器仿真图295.8小结30第6章 结论31致
11、谢32参考文献33附 录34附录134附录243基于VHDL的循环码编译码器的设计第1章 绪论1.1 设计目的和要求BCH码是一种重要而有效的纠正多个随机错误的循环码。它的纠错能力很强,在短和中等码长下,其性能很接近于理论值,并且构造方便,编码简单。因此,在通信领域中,BCH码的应用极为广泛。本设计中将一组循环码输入,并且能编码,再纠错,再到解码输出的一个过程。(15,7)码是距离d= 5的本原BCH码,它能有效的纠正2位随机错误。对不同的设计方法进行分析和比较,选择优化的设计方法,利用VHDL分别设计(15,7)BCH码的编码器和译码器,并能够对两部分进行单独仿真调试,实现其相应的功能。作为
12、通信工程专业的学生,通过这次循环码编译码方面的毕业设计,可以提高本人对编码领域及通信电路设计领域的认识,有利于培养我在通信编码方面的设计能力。一人一题特别有利于锻炼我独立分析问题和解决问题的能力。设计过程的复杂加老师的严格要求有益于培养本人严谨的工作作风。1.2 背景及国内外研究概况提高信息传输的可靠性和有效性,始终是通信工作所追求的目标。纠错码是提高信息传输可靠性的一种重要手段。1948年香农(Shannon)在他的开创性论文“通信的数学理论”中,首次阐明了在有扰信道中实现可靠通信的方法,提出了著名的有扰信道编码定理,奠定了纠错码的基石。根据香农的思想,研究者先后给出了一系列设计好码和有效译
13、码的方法。以后,纠错码受到了越来越多的通信和数学工作者,特别是代数学家的重视,使纠错码无论在理论上还是在实际中都得到了飞速发展,比如BCH、卷积码,Turbo码、LDPC码等。BCH码译码算法的研究一直是编解码领域的主要研究课题,至今已经提出了多种译码算法。但是这些传统的译码算法用硬件实现较为复杂,而且延时比较严重。而一种码在实际中能否得到广泛的应用,往往取决于译码器是否精简、快速。文中将讨论一种简单、快速的BCH译码器的VHDL设计方法。现代数据传输通信中,常常因传输差错造成误码错码,尤其在无线通信中,空中的突发或随机干扰噪声会造成编码差错。为了提高传输的正确率,往往采用一些校验方法,以检验
14、纠正传输差错。通信中校验的方法很多,如BCH、卷积码,Turbo码、LDPC码等,其中的BCH编码有其独特的优点:它的纠错能力很强,特别在短和中等码长下,其性能很接近于理论值,构造方便,编码简单,不仅可以检纠突发性错误,还能检纠随机差错。因此,在通信系统中得到广泛应用,如在我国地面数字电视广播标准中就选用了BCH(762.752)码。循环码是在严密的代数理论基础上建立起来的,是线性分组码的一种。这种码的编码和解码设备都不太复杂,而且纠错的能力较强。顾名思义,循环码除具有线性码的一般性质之外,还有循环性,即任一码组循环移位以后,仍为该码中的一个码组。从信道编码定理的公式出发,不强调物理意义,只是
15、从数学角度分析如何使不等式左边的减小。是负指数函数,从数值看欲减小可走增大码长N或增大可靠性函数E(R)两条路。而想增大E(R)又有加大信道容量C或减小码率R两条路。对于同样的码率R,信道容量大的,其可靠性函数E(R)也大;若信道容量C不变,码率减小时其可靠性函数E(R)增大。1.3 本次设计完成的主要工作本文设计中主要包括以下内容:方案论证、画出组成方框图;画出系统工作的时序图;设计组成系统的各单元电路;完成整个系统的设计;进行部分电路的时序仿真,并对仿真结果进行分析;完成整个系统的仿真调试和性能分析;撰写毕业设计论文。第2章 EDA技术2.1 EDA概述EDA是电子设计自动化(Electr
16、onic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言HDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。典型的EDA
17、工具中必须包含两个特殊的软件包,即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态图形描述,针对给定的硬件系统组件,进行编译、优化、转换和综合,最终获得欲实现功能的描述文件。综合器在工作前,必须给定所要实现的硬件结构参数,它的功能就是将软件描述与给定的硬件结构用一定的方式联系起来。也就是说,综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换低级的、可与目标器件FPGA/CPLD相映射的网表文件。电子设计自动化的重要特征就是要求采用形式化语言来描述硬件电子电路的功能,即使用硬件描述语言来描述硬件电子电路。目前,作为硬件描述
18、语言之一的VHDL(Very_High_Speed Integrated Circuit Hardware Description Language)已经成为各家EDA工具和集成电路厂商所普遍认同和共同推广的标准化硬件描述语言。2.2 VHDL语言介绍VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言。VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外,VHDL的语言形式和描述
19、风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计,或称设计实体(可以是一个元件,一个电路模块或一个系统)分成外部(或称可视部分即端口)和内部(或称不可视部分),即涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后,一旦其内部开发完成后,其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。随着信息技术的不断发展,电子技术面临着严峻的挑战,为了跟上快速变化的步伐,电子产品的设计不得不非常快。模拟设计依然是很特殊的职业,数字设计已变得非常依赖于计算机辅助设计设计自动化(DA)或电子设计自动化(EDA)。2.3
20、 VHDL语言的特点VHDL语言能够成为标准化的硬件描述语言并获得广泛应用,它自身必然具有很多其他硬件描述语言所不具备的优点。归纳起来 ,VHDL语言主要具有以下优点:1. VHDL语言功能强大,设计方式多样VHDL语言具有强大的语言结构,只需采用简单明确的VHDL语言程序就可以描述十分复杂的硬件电路。同时,它还具有多层次的电路设计描述功能。此外,VHDL语言能够同时支持同步电路、异步电路和随机电路的设计实现,这是其他硬件描述语言所不能比拟的。VHDL语言设计方法灵活多样,既支持自顶向下的设计方式,也支持自底向上的设计方法;既支持模块化设计方法,也支持层次化设计方法。2. VHDL语言具有强大
21、的硬件描述能力VHDL语言具有多层次的电路设计描述功能,既可描述系统级电路,也可以描述门级电路;描述方式既可以采用行为描述、寄存器传输描述或者结构描述,也可以采用三者的混合描述方式。同时,VHDL语言也支持惯性延迟和传输延迟,这样可以准确地建立硬件电路的模型。VHDL语言的强大描述能力还体现在它具有丰富的数据类型。VHDL语言既支持标准定义的数据类型,也支持用户定义的数据类型,这样便会给硬件描述带来较大的自由度。3. VHDL语言具有很强的移植能力VHDL语言很强的移植能力主要体现在:对于同一个硬件电路的VHDL语言描述,它可以从一个模拟器移植到另一个模拟器上、从一个综合器移植到另一个综合器上
22、或者从一个工作平台移植到另一个工作平台上去执行。4. VHDL语言的设计描述与器件无关采用VHDL语言描述硬件电路时,设计人员并不需要首先考虑选择进行设计的器件。这样做的好处是可以使设计人员集中精力进行电路设计的优化,而不需要考虑其他的问题。当硬件电路的设计描述完成以后,VHDL语言允许采用多种不同的器件结构来实现。5. VHDL语言程序易于共享和复用VHDL语言采用基于库(library)的设计方法。在设计过程中,设计人员可以建立各种可再次利用的模块,一个大规模的硬件电路的设计不可能从门级电路开始一步步地进行设计,而是一些模块的累加。这些模块可以预先设计或者使用以前设计中的存档模块,将这些模
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于VHDL的循环码编译码器的设计 毕业论文 基于 VHDL 循环码 译码器 设计

链接地址:https://www.31ppt.com/p-4141519.html