大学专业课程设计说明书高速数据采集系统设计.doc

《大学专业课程设计说明书高速数据采集系统设计.doc》由会员分享，可在线阅读，更多相关《大学专业课程设计说明书高速数据采集系统设计.doc（27页珍藏版）》请在三一办公上搜索。

1、 目录1高速数据采集的当前背景11.1研究背景及其目的意义11.2国内外研究现状21.3课题及主要任务32 高速数据采集的相关基础知识42.1数据采集系统的基本组成42.2模数转换的过程52.3数据采样技术82.3.1并行采样技术82.3.2 时钟频率合成技术92.4 高速数据采集102.4.1 分时存储102.4.2 数据降速存储113高速数据采集系统的方案123.1 单片机控制的高速数据采集系统123.2 多路分时采集合成高速数据采集系统143.3 基于MCU+FPGA组合的高速数据采集系统173.4基于DSP和ADS8364的高速数据采集处理系统184 高速数据采集系统的方案分析比较23

2、5 心得体会256 参考文献261高速数据采集的当前背景随着工业自动化的不断提高, 计算机业的发展也日益迅速，作为其中重要组成部分的单片机，以其独特的结构和优点，越来越深受各个领域的关注和重视，应用十分广泛，发展极快。单片机也就是把组成计算机的五大部件集成在一块芯片上，即在一块芯片上集成了：CPU、振荡器电路、ROM和RAM存储器、定时/计数器和并行/串行I/O接口等，一块芯片就构成一台具有一定功能的计算机，称为单片微型计算机。由于单片机就是一台计算机，因此它具有很多独特优点，即体积小、重量轻、单一电源、低功耗。功能强、价格廉，运算速度快、抗干扰能力强、可靠性高等。所以单片机特别适用于实时测控

3、系统，应用领域越来越广，已成为传统工业技术改造，各类产品更新换代，实现自动化、智能化的理想机型。在国内，尽管开发与应用单片微机的时间不长，但在MCS-48系列单片微机的基础上，很快就已开发和应用功能更强、更完善的8位高档MCS-51系列单片微机，且成效显著。目前已广泛而成功地应用于自动测控、智能仪表、各类设备、军事装置以及家用电器、社会用品等各个方面，大大促进了我国四个现代化的进程1。1.1研究背景及其目的意义近年来，数据采集及其应用受到了人们越来越广泛的关注，数据采集系统也有了迅速的发展，它可以广泛的应用于各种领域。数据采集系统起始于20世纪50年代，1956年美国首先研究了用在军事上的测试

4、系统，目标是测试中不依靠相关的测试文件，由非成熟人员进行操作，并且测试任务是由测试设备高速自动控制完成的。由于该种数据采集测试系统具有高速性和一定的灵活性，可以满足众多传统方法不能完成的数据采集和测试任务，因而得到了初步的认可。大概在60年代后期，国内外就有成套的数据采集设备和系统多属于专用的系统。20世纪70年代后期，随着微型机的发展，诞生了采集器、仪表同计算机溶为一体的数据采集系统。由于这种数据采集系统的性能优良，超过了传统的自动检测仪表和专用数据采集系统，因而获得了惊人的发展。从70年代起，数据采集系统发展过程中逐渐分为两类，一类是实验室数据采集系统，一类是工业现场数据采集系统。20世纪

5、80年代随着计算机的普及应用，数据采集系统得到了很大的发展，开始出现了通用的数据采集与自动测试系统。该阶段的数据采集系统主要有两类，一类以仪表仪器和采集器、通用接口总线和计算机组成。这类系统主要应用于实验室，在工业生产现场也有一定的应用。第二类以数据采集卡、标准总线和计算机构成，这一类在工业现场应用较多。20世纪80年代后期，数据采集发生了很大的变化，工业计算机、单片机和大规模集成电路的组合，用软件管理，是系统的成本减低，体积变小，功能成倍增加，数据处理能力大大加强。20世纪90年代至今，在国际上技术先进的国家，数据采集系统已成功的运用到军事、航空电子设备及宇航技术、工业等领域。由于集成电路制

6、造技术的不断提高，出现了高性能、高可靠的单片机数据采集系统（DAS）。数据采集技术已经成为一种专门的技术，在工业领域得到了广泛的应用。该阶段的数据采集系统采用模块式结构，根据不同的应用要求，通过简单的增加和更改模块，并结合系统编程，就可扩展或修改系统，迅速组成一个新的系统。尽管现在以微机为核心的可编程数据采集与处理采集技术的发展方向得到了迅速的发展，而且组成一个数据采集系统只需要一块数据采集卡，把它插在微机的扩展槽内并辅以应用软件，就能实现数据采集功能，但这并不会对基于单片机为核心的数据采集系统产生影响。相较于数据采集板卡成本和功能的限制，单片机具多功能、高效率、高性能、低电压、低功耗、低价格

7、等优点，而双单片机又具有精度较高、转换速度快、能够对多点同时进行采集，因此能够开发出能满足实际应用要求的、电路结构简单的、可靠性高的数据采集系统。这就使得以单片机为核心的数据采集系统在许多领域得到了广泛的应用。1.2国内外研究现状数据采集系统是通过采集传感器输出的模拟信号并转换成数字信号，并进行分析、处理、传输、显示、存储和显示。它起始于20世纪中期，在过去的几十年里，随着信息领域各种技术的发展，在数据采集方面的技术也取得了长足的进步，采集数据的信息化是目前社会的发展主流方向。各种领域都用到了数据采集，在石油勘探、科学实验、飞机飞行、地震数据采集领域已经得到应用。我国的数字地震观测系统主要采用

8、TDE-124C型TDE-224C型地震数据采集系统。近年来，又成功研制了动态范围更大、线性度更高、兼容性更强、低功耗可靠性的TDE-324C型地震数据采集系统。该数据采集对拾震计输出的电信号模拟放大后送至A/D数字化，A/D采用同时采样，采样数据经DSP数字滤波处理后，变成数字地震信号。该数据采集系统具备24位A/D转化位数，采样率有50HZ、100HZ、200HZ。由美国PASCO公司生产的“科学工作室”是将数据采集应用于物理实验的崭新系统，它由3部分组成：（1）传感器：利用先进的传感技术可实时采集技术可实时采集物理实验中各物理量的数据；（2）计算机接口：将来自传感器的数据信号输入计算机，

9、采样速率最高为25万次/S；（3）软件：中文及英文的应用软件。受需求牵引，新一代机载数据采集系统为满足飞行实验应用也在快速地发展。如爱尔兰ACRA公司2000年研发推出的新一代KAM500机载数据采集系统到了2006年。本系统采用16位（A/D）模拟数字变换，总采样率达500K/S,同步时间为+/-250ns，可以利用方式组成高达1000通道的大容量的分布式采集系统。1.3课题及主要任务数据采集是数字信号处理的前提，研究和设计数据采集系统就显得尤为重要。本课程设计题要求学生在广泛查阅资料的基础上，对高速数据采集系统技术进行分类和比较，并作如下设计：1） 搜索出若干种高速数据采集系统方案并对它们

10、进行分析和比较。2） 设计出一款高速数据采集系统。3） 对所设计的高速数据采集系统的性能指标进行分析。4） 给出系统（或部分）的仿真。2 高速数据采集的相关基础知识数据采集是指将模拟量（模拟信号）采集，转换成数字量（数字信号）后，再由计算机进行存储、处理、显示或输出过程。数据采集系统DAs(Data Acquisition System)是模拟量与数字量之间的转换接口。它在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。而高速数据采集系统更是航天、雷达、制导、测控、动态检测等高技术领域的关键技术。高速数据采集系统中的采样频率一般在几十MHz到几百MHz。 2.1数据采集系统的基本组

11、成一个典型的数据采集系统由传感器、信号调理通道、采样保持器、A/D转换器、数据缓存电路、微处理器及外设构成。如图1所示。图1 数据采集系统的组成（1）传感器传感器把待测的非电物理量转变成数据采集系统能够检测的电信号。理想的传感器能够将各种被测量转换为高输出电平的电量，提供零输出阻抗，具有良好的线性。（2）信号调理通道信号调理通道主要完成了模拟信号的放大和滤波等功能。理想的传感器能够将被测量转换成高输出电平的电量，但是实际情况下，数据采集时，来自传感器的模拟信号一般都是比较弱的低电平信号，因此需要对信号进行放大。而A/D转换器的分辨率以满量程电压为依据，因此为了充分利用A/D转换器的分辨率，需要

12、把模拟输入信号放大到与其满量程电压相应的电平。而传感器和电路中器件不可避免的会产生噪声，周围各种各样的发射源也会使信号混合上噪声，因此需要利用滤波器衰减噪声以提高输入信号的信噪比。（3）采样保持器A/D转换器完成一次转换需要一定的时间，而在转换期间希望A/D转换器输入端的模拟信号电压保持不变，才能保证正确的转换。当输入信号的频率较高时，就会产生较大的误差，为了防止这种误差的产生，必须在A/D转换器开始转换之前将信号的电平保持，转换之后又能跟踪输入信号的变化，保证较高的转换精度。为此，需要利用采样保持器来实现。（4）A/D转换器模拟信号转换成数字信号之后，才能利用微处理系统对其处理。因此A/D转

13、换器是整个数据采集系统的核心，也是影响数据采集系统采样速率和精度的主要因素之一。对于高速模数转换器主要有逐次逼近型、并行比较型(闪烁型)等分级型(半闪烁型)等几种电路结构。高速的模数转换器内部一般都集成了采样保持器和多路数据分配器，以保证采样的精度和降低后续存储器的要求。（5）数据缓存电路对于高速数据采集系统，采集量化后的数据速率非常高而且数量大，微处理系统无法对数据进行实时处理，因此需要存储器对数据进行缓存。缓存区是以高速方式接收从AD转换数字化的数据，而又以相对低速的方式将数据送给计算机。用它的“快进慢出”来解决高速AD转换与低速计算机数据传输之间的矛盾。（6）微处理器和外设微处理器负责数

14、据采集系统的管理和控制工作，对采集到的数据进行运算和处理，然后送到外部设备。2.2模数转换的过程模拟量转换为数字量，通常分成三个步骤进行。这就是采样保持、量化与编码。连续的模拟信号x(t)按一定时间间隔采样-保持后得到台阶信号，在经过量化变为量化信号，最后编码转换为数字信号X(n)。在现代ADC器件中，这三个步骤一般合起来在一个器件中完成。转换过程可以用图2表示：图2 模数转换过程（1）采样保持所谓采样就是不断地以固定的时间间隔采集模拟信号当时的瞬时值。由抽样定理可知，用数字方式处理模拟信号时，并不是用在整个作用期间的无穷多个点的值，而是只用取样点上的值就足够了。因此，在前后两次取样的空挡时间

15、间隔内，可将取样所得模拟信号值暂时存放在存储介质上，通常是电容器上，以便将它量化和编码。其过程如图3所示。图3采样保持过程模拟输入信号X(t)经取样一保持后的波形。图3中清楚的表明了取样保持的物理意义。是取样过程的持续时间，称为孔径时间。在孔径时间内，以=X(t)，在保持时间内保持不变，这段时间就用来作量化和编码。2）量化与编码量化就是把一个连续函数的无限个数值的集合映射为一个离散函数的有限个数值的集合。模拟信号X(t)经理想抽样后变成离散时间序列X(nTs)，而X(nTs)的值是原模拟信号在各采样点的精确值，其取值是连续分布的，但是AD变换中表示X(nTs)用的是有限字长的二进制数，所谓量化

16、就是指用一些不连续的数来逼近精确采样值的过程。因此量化过程中必然存在误差，这种误差称为量化误差。在数学上，量化过程可以表示为，k=1,2,L其中，x为待量化输入数值，称为量化值(或量化电平)，称为分层电平(或判决阀值)，L称为量化级数(或分层数)，称为量化间隔(或量化台阶)。对于均匀量化，量化间隔为常量，即=q(k=1，2，L)。则有其中，为满量程电压(Full Scale Range)，n为量化后数字信号的二进制位数。编码就是用一定位数的二进制码(称为一个码字)来表示某一量化值。2.3数据采样技术按照奈奎斯特采样定理，任意一个最高频率为fm的模拟信号，只有满足条件采样周期T1/2fm，才能够

17、用间隔时间为T的一系列离散取样值来代替它，而不会丢失该信号的任何信息，理论上可以精确地重建原信号。需要指出的是，如果用2倍奈奎斯特频率采样2fm，则必须使用截止频率为fm的理想低通滤波器才能恢复原来的模拟信号，如果采样频率大于2倍奈氏频率，那么就可以放宽对低通滤波器截至频率的要求。数字化采样方式主要有实时采样和等效采样两种，而等效采样又分为顺序采样和随机采样两种。实时取样的原则是从数字化一开始，就按照一个固定的次序来采集的，一直将整个波形采样完毕后存入波形存储器中。实时采样的优点在于信号波形一到就采样，因此适合任何形式的信号波形，周期的或者非周期的，单次的或者是连续信号。又由于所有的采样点是以

18、信号出现的时间为顺序的，因此利于波形的显示处理。顺序取样是指在被测信号的周期内取样一次，取样信号每次延迟t时间，如此下去，就是说第N次采样发生在第一次采样后的（t一l）N后，取样后的离散数字信号构成的包络反映原信号的波形，但包络的周期比原信号的周期长的多，相当于把被测信号在时间轴拉长了。顺序采样不能采样非周期信号。随机取样不是在信号的一个周期内完成全部取样过程，而是取样点分别取自若干个信号波形的不同位置，经过多个采集周期的样品积累，最终恢复出被测波形。但是随机取样也存在着弊端，不能观测非周期信号。2.3.1并行采样技术系统的采样率为高速数据采集系统中最关心的指标，其实现依赖于核心芯片A/D的工

19、作频率，对于高采样率数据采集系统的实现，利用单片高速A/D转换芯片是最为常见的方式，其实现也较为简单，但是由于高速A/D的价格昂贵，而且由于高采样率的A/D的分辨率往往不高，因此对于高采样率和高分辨率数据采集系统的实现，基于并行采样利用多片低采样率A/D实现高采样率是可以降低高速数据采集系统的成本，对高速数据采集系统的实现有着重要的意义。利用多片低采样率的A/D转换器并行工作实现高采样率有两种方式。一种是采用延迟线的方式，另一种是采用时间并行交替采样的方式。所谓延迟线的方式，是指将输入信号直接送入系统的一个通道，同时，输入信号经延迟线后依次送入另外的N一1通道，信号进入每个通道的延迟时间为A/

20、D转换器采样周期的T的1/N，各通道A/D的采样时钟相同，将得到的数据进行重组，这样就提高了系统的采样率。但是对输入信号做精确延时比较困难，特别在通道非常多的情况下，因此，目前主要采用并行时间交替采样的方式。并行时间交替采样，是指将输入信号同时送到多个通道，A/D转换器按照各自的采样时钟工作，整个系统的采样率为多片A/D采样率的总和。N片A/D并行时间交替采样构成的数据采集系统，输入信号同时到达每片A/D的输入端。每片A/D的采样率为fs，采样周期为T=1/sf，每片A/D采样时间间隔为采样时钟周期T的1/N。整个系统的采样率为N片A/D的采样率的总和，等于Nfs，实现了多片低速A/D并行工作

21、实现高采样率。图4 多通道并行时间交替采样系统结构图2.3.2 时钟频率合成技术 对于高速数据采集系统，采样时钟的相位抖动以及分辨率是非常重要的指标。采样时钟的相位抖动将会造成采样的非均匀，而时钟分辨率过低将无法满足系统的要求。因此，如何得到高质量的采样时钟是高速数据采集系统非常关心的问题。 目前高性能的频率信号均通过频率合成技术来实现。频率合成的实现方法主要三种方式:直接模拟频率合成法、间接频率合成和直接数字频率合成。直接模拟频率合成法是一种早期的频率合成方式，是指利用混频器、倍频器和分频器等对一个或几个频率进行算术运算产生所需频率。直接模拟频率合成法的优点是频率转换速度快，相位噪声低，缺点

22、是需要很多中心频率不同的窄带滤波器来滤除杂波，结构复杂，杂散多。间接频率合成技术又称锁相式频率合成，它是利用锁相技术实现频率的加、减、乘、除。其优点是由于锁相环路相当于一窄带跟踪滤波器。因此能很好地选择所需频率的信号，抑制杂散分量，避免了大量使用滤波器，十分有利于集成化和小型化。直接数字合成技术具有相位变换连续、频率转换速度快、频率分辨率高、相位噪声低、频率稳定度高、集成度高、易于控制等多种优点，但是DDS（直接数字式频率合成器）自身特点所造成的杂散以及频率较低成为限制DDS应用的主要因素。目前，DDS+PLL的技术受到广泛的重视，PLL技术具有高频率、宽频、频谱质量好等优点，但其频率转换速度

23、低。DDS技术则具有高速频率转换能力、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。混合式频率合成技术利用这两种技术各自的优点，将两者结合起来，其基本思想是利用DDS的高分辨率来解决PLL中频率分辨率和频率转换时间的矛盾。2.4 高速数据采集2.4.1 分时存储分时存储技术利用一个高速锁存器将采集的高速数据锁存，而后利用多个相对慢速的存储器对数据进行存储以保证数据存储的可靠性。由于多个静态存储器分时参与了数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于一个高速静态存储器的操作。其原理图如下图4所示。图5 分时存储原理图2.4.2 数据降速存

24、储所谓数据降速存储技术，就是对在数据存储之前将高速数据的速度降低到低速存储器可以及时存储的程度。该方法避免了多个存储器的使用，只需利用一个大容量的存储器就可以实现数据的存储，实现起来相对分时存储简单。设计中可以利用串并转换电路对数据进行降速处理以满足后续的存储器速度较低的要求。串并转换电路的基本原理为数据的串并转换，将数据依次存入串行移位寄存器中，然后并行输出，降低了传输数据的速度，以满足存储器工作速度的要求。这里以一个4位的移位寄存器对其进行说明，如图5。图6串井转换电路串并转换电路由一个串行的移位寄存器和两个并行的移位寄存器构成，其高速时钟由可以通过锁相环PLL提供，PLL产生的高速时钟在

25、通过分频电路得到4分频的低速时钟。串行移位寄存器在PLL产生的时钟的控制下，依次将接收到的数据依次存放在串行移位寄存器中，然后在计数电路产生的控制信号的作用下，将数据存入并行寄存器，而后在低速时钟的控制下将数据送入下一个并行寄存器，最后送入后面的逻辑电路。这样就实现了高速数据的正确存储，设计中根据数据的频率选择合适移位寄存器，以满足设计的要求。3高速数据采集系统的方案3.1 单片机控制的高速数据采集系统本系统主要由三部分组成：单片机8751控制部分、计算器和存储器部分、A/D转换模块。其硬件框图如图7所示。图7 系统硬件框图单片机控制部分包括地址和数据选择器,本系统采用内置4KB EPROM的

26、8751单片机。其作用有:(1)负责 A/D转换过程的启动及完成控制;(2)对自动存储于存储器内的采集数据进行处理,也可通过串行口或并行接口传给主机(如PC机)作进一步处理。地址选择器和数据选择器的功能是在单片机P1.0口线的控制下决定数据存储器的地址线和数据线连向何处。当 P1.0= 1时,存储器的地址信号来自计数器输出, 数据信号来自A/D 转换器;当 P1.0= 0时,存储器则成为8751的外部数据存储器, 此时单片机可读取其中的数据。计数器的作用是自动产生16位存储器地址信号以实现将A/D的转换结果自动按顺序快速存放存储单元中。该计数器为16位二进制计数器,由四片 74LS161 四位

27、二进制同步计数器级联构成4,各片的异步清除端连在一起并由单片机P1.2脚控制。计数脉冲CP来自A/D 转换模块。当计数器计满时,由其进位信号向单片机INT0申请中断。该存储器对A/D转换器而言是只有写入操作,用于存储 A/D转换器的转换数据,而对单片机而言只有读操作,即单片机只能读取其中的数据而不能改写其中的数据。A/D 转换模块是本系统的核心部分。其原理框图如图8所示。图8 A/ D转换模块原理框图图中A/D 板是以高速 D/A 转换器 DAC0800为核心,加上其他电路,采用逐次逼近法构成的 8 位A/D 转换器,其构成框图如图9所示。图9 A/D 转换时序图在启动信号START的下降沿,

28、A/D转换开始,同时使BUSY信号为低电平,表明正在进行转换。如在A/D 转换过程中又按收到新的启动信号,则重新开始转换。转换完成时,BUSY变为高电平; OE是三态锁存器的输出允许控制线,当其为低电平时,允许转换数据输出。该A/D 转换器要求输入的模拟信号电压范围为05V,完成一次A/D 转换时间为1.2 s。为了保证在A/D 转换进行被转换信号幅度保持稳定,将被转换信号经采样保持器 SHC5320处理后再送到A/D 转换器的模拟信号转入端。SHC5320是高速采样/保持器,其采样时间小于1.5 s,基本能满足A/D 转换速度的要求。由于其采样/保持控制端是高电平保持、低电平采样,故使用中将

29、A/D板的BUSY信号反相后接到该控制端,以保证在A/D为了能将每一次A/D 转换的结果快速存于存储器并同时启动下一次 A/D 转换,特利用BUSY信号的上升沿(表示一次A/D 转换已结束)去触发单稳态触发器 1,该触发器的反相输出端Q1接至 A/D 板的OE端以将转换数据送至存储器的数据线上,同时作为存储器的写控制信号WR,将转换数据写入当前的存储单元中。再用Q1的后沿(上升沿) 触发单稳触发器 2,其反相输出Q2一方面接到START以启动下次转换,另一方面接计数器的计数输入端 CP,使计数器输出加 1 以指向下一存储单元,为存放下一转换数据做准备。图中 P1.1是来自单片机的控制线,用于控

30、制启动第一次A/D 转换和停止转换。上述的工作时序关系如图4所示。从时序图可见,本系统在单片机控制启动第一次转换后即可自动完成启动- 转换- 存储- 启动的循环执行过程,直到完成 64 KB的数据采集后向单片机申请中断要求停止。3.2 多路分时采集合成高速数据采集系统本系统采用多路合成方案实现多路低速A/D合成一路高速A/D,减小了电路实现难度, 提高了系统工作的可靠性。采用内存直接映射的接口方案, 实现采集扩展存储器在高速数据采集卡和计算机间的共享;完成高速采样数据向计算机的传输。本系统主要由三部分组成: 多路分时采集控制电路、高速A/D数据采集及存储电路、计算机接口电路。其原理如图10所示

31、。图10高速数据采集系统原理图如图所示，本系统采用4 路62.5M SPS A/D采样存储电路合成一路250M SPS A/D 采样存储电路。由一个4 路分时采集控制器控制上述4 路A/D电路的采样时序。该4 路62.5MHz采样时钟信号是由250MHz时钟4分频后得到。单路A/D采集存储电路工作原理见图11。图11 单路A/D采集存储电路工作原理A/D数据采集系统要解决的一个关键问题就是存储器共享。高速数据采集卡需要配置数据存储器或扩展存储器。本系统采取直接内存映射的存储器接口方式。即将扩展存储器的地址映射到系统的存储地址空间中,作为系统存储器的一部分直接使用。这样就实现了扩展存储器在高速数

32、据采集卡和计算机间的共享。高速ADC在采样脉冲En的控制下,对输入模拟信号Vin进行采样, 并转换为8bit数字信号输出到数据锁存器; 同时地址计数器对采样脉冲En计数, 并将计数值作为存储器地址信号输出至地址锁存器; 锁存器将数据和地址信号同步后分别输出到高速存储器的数据端口和地址端口。存储器的写控制信号/E由时钟信号En延时得到。双向总线驱动器245 在切换控制信号T的控制下实现扩展存储器在高速数据采集卡和计算机间的共享。切换控制脉冲T由地址计数器计满后置低, 由计算机将RAM 数据取走后置高。本系统采用PC兼容机,内存16M,内存地址从000000hFFFFFFh。其中从0D0000h0

33、DFFFFh之间的64k内存空间供用户作映射内存用。本系统将A/D采集卡的4 路采样数据存储器共64k作为计算机的映射内存, 以实现计算机对A/D采集卡RAM存储器的读写操作。计算机接口电路如下图12所示。图12 计算机接口电路通过对PC机总线接口中的数据线、地址线、读写控制线、I/O控制线进行适当的电路组合,构成与A/D采集卡的接口电路。电路结构如图3 所示。虚线内A/D采集卡电路中只画出1路存储器进行说明。当切换控制脉冲T为高电平时, 双向驱动器245关闭, 采样存储器切换到A/D采集卡控制。当切换控制脉冲T为低电平时, 双向驱动器245打开, 存储器切换到由计算机总线控制。PC机总线接口

34、中的低14位地址线(A0-A 13)实现对单片存储器的16k寻址;A14、A15地址线通过2- 4译码器对4路存储器进行片选;高8位地址线(A16- A23) 通过组合逻辑输出控制2- 4译码器的开断,从而将采样存储器(1- 4)映射到PC机内存的指定空间(0D0000h0DFFFFh)。同时PC机总线的8位数据线和读写信号线/MR、/MW 分别与存储器的8位数据线和读写信号线/R和/W接通。此时存储器完全由计算机控制读写。计算机对采样存储器数据的读取通过I/O查询方式实现。切换控制脉冲T作为查询信号, 与PC机低位数据线D0相连。PC机低10位地址线通过组合逻辑指向某一选定的I/O地址, 当

35、软件程序查询该I/O口地址时, 切换控制信号T 的数据被读入计算机。读入数据的D0 位为高时, 继续查询。D0位为低时, 计算机开始对采样存储器数据进行读取、存储等处理。3.3 基于MCU+FPGA组合的高速数据采集系统本数据采集系统硬件总体框图如图13所示。图13 数据采集系统硬件总体框图如图所示，该数据采集系统工作原理如下：系统上电完成初始化后，进入待触发状态，直至MCU接收到启动信号后，向AD转换器输出工作时钟，同时向6路高速采集模块的FPGA控制器发送采集允许指令，启动内部计时器，高速采集模块将处于等待触发信号的工作状态。当高速采集模块收到比较触发模块发出触发信号后，相应的FPGA控制

36、器将打开数据写入通道，向FIFO缓冲区中连续写入规定个数的AD采样结果后自动停止写入，同时FPGA控制器将记录每次触发时定时器的值。之后FPGA控制器将进入下一个等待触发状态中，直至收到下一个触发信号后再次循环以上操作。其间MCU不断检查FIFO缓冲区的数据并通过FPGA控制器将采样结果和脉冲产生的时间写入存储器中。该数据采集系统的主要模块功能说明：（1）前端调理模块对输入信号进行信号缓冲、放大，使信号不丢失。（2）AYD转化模块实现模拟量到数字量的转换。（3）FPGA模块 对数字量进行缓冲，同时对写入缓冲模块的数据进行编码，即要求对每一次触发，写入规定个数的AD采样结果，并将每次的触发时刻追

37、加到AD数据的尾部，第二次及以后的触发，存储方式与第一次相同。由于MCU(因为本系统采用C8051F单片机)对外部存储器写地址速度比较慢，同时FPGA的缓冲模块对读数据的速度又有一定的要求，所以不能采用MCU内部的时钟频率来写地址，在本设计方案中，由FPGA分频出一个10MI-Iz的频率，送给MCU，这样可以快速对外部存储器写地址。（4）MCU控制模块本设计采用C8051F120单片机作为系统的主控制芯片，控制整个系统的启动、停止，数据采集允许，数据传输等功能。（5）存储器模块存储数据，包含AD采样结果和触发时刻。（6）电源模块DC-DC模块实现电压的转化，给各芯片提供合适的工作电压。（7）时

38、钟模块时钟模块给系统提供时钟源，通过锁相环可以分频或倍频出所需要的时钟频率。（8）指示模块指示模块主要实现系统工作状态的指示，如电源指示等，读数指示等等。（9）启动模块启动模块实现系统的启动，当按钮按下时，启动电路工作，系统得到电平触发，将立刻启动。3.4基于DSP和ADS8364的高速数据采集处理系统该系统主要由信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块和USB2.0通信模块组成。它能够在板卡上实现信号的采集及前端处理，并能通过USB总线与上位机通信，实现数据的存储、后端处理及显示。采用CPLD控制ADS8364完成数据的A/D转换，转换后的数据预先存储到FIFO中

39、，再经DSP进行前端的数字信号处理后，通过USB总线传给上位机，并在上位机上进行存储、显示和分析等。该系统完全可以满足信号采集处理对高精度及实时性的要求。本数据采集处理系统主要由前端信号调理电路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外围电路组成。系统原理框图如图14所示。图14 系统原理框图系统主要完成的任务为：DSP接收上位机通过USB总线发送的命令，完成系统工作参数的设置，并通过模拟地址数据总线与CPLD进行通信，向CPLD发送控制命令；对外部的多路模拟量输入进行信号调理，在CPLD控制下进行单通道或多通

40、道A/D转换，将采集到的数据存储在一片FIFO芯片中；当FIFO中存储的数据半满时，对DSP产生一个中断信号，DSP收到此中断信号后，取出FIFO中的部分数据，进行前端数字信号处理，将处理完毕的数据通过USB总线传给上位机；上位机实现各种图形界面操作和后端信号处理，对所采集的信号进行分析。系统可对输入的多路模拟信号进行同步采样，这就使得采集到的数据不仅含有模拟信号的幅度特性，同时还保持不同模拟信号之间的相位差异；采样频率可以预置，以适应不同速率的采样要求。系统硬件包括信号调理模块、A/D转换模块、DSP处理器模块、CPLD逻辑控制模块以及USB通信模块。（1）信号调理模块的设计外部的多路模拟量

41、输入信号往往是微弱的传感器信号，信号的幅值较小，为了方便且不失一般性，假定其幅值范围为O25mV。ADS8364待转换的模拟输入电压范围应保持在AGND-03V和AVDD+O3V之间。这里选用低功率变增益仪表放大器INAl29对模拟量输入信号进行调理放大，将其放大为05V之间。INAl29是BURR-BROWM公司的一种小功率通用仪表放大器，具有优异的精度和很宽的带宽，在增益高达100时，带宽达200kHz。它可用单一外部电阻器调节其增益，调节范围为l10000，其放大倍数计算公式为：这里选择，使得放大倍数为。从而使放大输出电压在O5V之间。信号调理模块原理图如图15所示。图15 信号调理模块

42、原理图（2） AD转换模块的设计该模块采用了TI公司的高速、低功耗、六通道同步采样模/教转换器ADS8364，它采用+5V工作电压，其6个模拟输入通道分为三组(A，B和C)，每组都有一个ADCs保持信号(HOLDA，HOLDB和HOLDC)，用来启动各组的AID转换，6个通道可以进行同步并行采样和转换。ADS8364采用具有80dB共模抑制能力的全差分输入通道，将其REFin和REFout引脚接到一起，为差分电路提供25V的参考电压。这里模拟量采用单端输入，将-IN端接共模电压25V，+IN端接前端信号调理模块的输出。ADS8364的时钟信号由外部提供，最高频率为5MHz，对应的采样频率是25

43、0kHz。这里由CPLD提供时钟信号，主要是考虑到CPLD可以灵活地改变时钟频率，进而改变系统的采样频率。AD转换完成后产生转换结束信号EOC。将ADS8364的。BYTE引脚接低电平，使转换结果以16位的方式输出。地址/模式信号(A0，Al，A2)决定ADS8364的数据读取方式，可以选择的方式包括单通道、周期或FIFO模式。将ADD引脚置为高电平，使得读出的数据中包含转换通道信息。考虑到数据采集处理系统的采样频率一般较高，如果用DSP直接控制ADS8364的访问，将占用DSP较多的资源，同时对DSP的实时性要求也较高。因此在本系统设计中，用CPLD实现ADS8364的接口控制电路，并将转换

44、结果存储在FIFO芯片中，用DSP实现FIFO芯片的输出接口。DSP、CPLD、ADS8364及FIFO之间的接口设计如图16所示。图16 A/D模块接口设计（3） DSP处理器模块的设计DSP主要负责与USB通信模块交换数据、以模拟地址/数据总线的方式与CPLD通信，实现对数据采集的控制，完成与FIFO芯片的输出接口以及对采样后的数据进行前端数字信号处理(FIR低通滤波)。这里选用TI公司的32位定点DSP TMS320F2812 (以下简称F2812)，它采用18V的内核电压，具有33V的外围接口电压，最高频率150MHz，片内有18K字的RAM，128K字的高速Flash。（4）CPLD

45、逻辑控制模块的设计在该数据采集处理系统中，CPLD是一个重要的组成部分。由CPLD组成的逻辑控制模块接收DSP传送过来的动作命令，控制AD转换模块进行数据采集，并提供对FIFO的接口时序，实现转换数据的存储。这里选用Altem公司的EPM3128A芯片，它共有128个宏单元，2500个可用门。CPLD作为一个单独的控制执行结构通过编写相应的Verilog HDL代码，即可生成相应的操作电路，实现对各种输入信号的锁存、判断和处理以及对各种命令信号的执行和输出信号的控制。（5） USB通信模块的设计这里选用CYPRESS公司的EZ-USB FX2系列中的CY7C68013作为USB通信控制器芯片，

46、它内含增强型8051微控制器，支持USB20传输协议，同时也向下兼容USBl1规范。该芯片把USB20收发器、SIE(串行接口引擎)、增强型8051微控制器、I2C总线接口以及GPIF(通用可编程接口)集成于一体。CY7C68013提供了SlaveFIFO和GPIF两种接口模式，Slave FIFO模式是从机模式，外部控制器可以像对普通FIFO存储器一样对FX2的多层缓冲FIFO存储器进行读写；GPIF模式是主机模式，可以由软件设置读写的控制波形，灵活性很大。这里采用的是Slave FIFO模式。4 高速数据采集系统的方案分析比较设计一个高速数据采集系统应满足以下两个基本性能要求：一是高速性，

47、现在高速数据采集通常要求达到几十甚至几百 MSPS的采样速度，因此需要采用高速 ADC技术和高速缓存技术来保证采样和数据传输的高速性；二是大容量，高速数据采集必然带来巨大的数据流量，一个4通道20MH 采样率16位精度数据采集系统采样 0.1s 将产生 16M的数据量，所以需要采用海量缓存来解决采样数据的存储问题。为此，针对上述提出的方案，在此做出简单的分析与比较如下：（1）单片机控制的高速数据采集系统是一种由8751单片机控制的高速数据采集系统。该系统的数据采集与存储完全靠硬件实现,其数据采样频率只取决于所选用的A/D转换器, 而不受8751单片机速度的影响,因而可实现高速数据采集。本设计方

48、案使用的MCU为普通的51单片机，其他芯片都是些普通的逻辑芯片，所以方案易于实现，性价比较高。但是由于51单片机的速度有限，与PC的数据传输的方式是通过RS232接口，其速度相当有限，而采集的速度可能达到200M，这可能导致其未上传完数据，又被新的数据覆盖。当然可通过增大缓冲区域的大小，来防止其被覆盖，但是增大高速缓存区的存储量也将增大成本。（2）多路分时采集合成高速数据采集系统采用多路合成方案实现多路低速A/D合成一路高速A/D,减小了电路实现难度, 提高了系统工作的可靠性。采用内存直接映射的接口方案, 实现采集扩展存储器在高速数据采集卡和计算机间的共享;完成高速采样数据向计算机的传输。采用该方案使得系统对A/D芯片的转换速度的要求大大降低，理论上来说，只要A/D转换速度大于采样