dsp技术 大作业.doc
《dsp技术 大作业.doc》由会员分享,可在线阅读,更多相关《dsp技术 大作业.doc(12页珍藏版)》请在三一办公上搜索。
1、DSP技术大作业姓名: 赵艳花 班级: 电信111班 学号: 110407101 2014年12月第1部分 概述 1.1 简介 数字信号处理(Digital Signal Processing,简称DSP)是一门涉及许多学科而又广泛应用于许多领域的新兴学科。数字信号处理是利用计算机或专用处理设备,以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理,以得到符合人们需要的信号形式。数字信号处理是将信号以数字方式表示并处理的理论和技术。数字信号处理与模拟信号处理是信号处理的子集。 数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波,因此在进行数字信号处理之前需要将信号从模拟域
2、转换到数字域,这通常通过模数转换器实现,而数字信号处理的输出经常也要变换到模拟域,这是通过数模转换器实现的。 数字信号处理的算法需要利用计算机或专用处理设备如数字信号处理器(DSP)和专用集成电路(ASIC)等。数字信号处理技术及设备具有灵活、精确、抗干扰强、设备尺寸小、造价低、速度快等突出优点,这些都是模拟信号处理技术与设备所无法比拟的。1.2 概况 数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展。反过来,数字信号处理的应用又促进了数字信号处理理论的提高,而数字信号处理的实现则是理论和应用之间的桥梁。 数字信号处
3、理是以众多学科为理论基础的,它所涉及的范围极其广泛。例如,在数学领域,微积分、概率统计、随机过程、数值分析等都是数字信号处理的基本工具,与网络理论、信号与系统、控制论、通信理论、故障诊断等也密切相关。近来新兴的一些学科,如人工智能、模式识别、神经网络等,都与数字信号处理密不可分。可以说,数字信号处理是把许多经典的理论体系作为自己的理论基础,同时又使自己成为一系列新兴学科的理论基础。1.3 实现方法 (1) 在通用的计算机(如PC机)上用软件(如C语言)实现; (2) 在通用计算机系统中加上专用的加速处理机实现; (3) 用通用的单片机(如MCS-51、96系列等)实现,这种方法可用于一些不太复
4、杂的数字信号处理,如数字控制等; (4) 用通用的可编程DSP实现。与单片机相比,DSP芯片具有更加适合于数字信号处理的软件和硬件资源,可用于 复杂的数字信号处理算法; (5) 用专用的DSP芯片实现。在一些特殊的场合,要求的信号处理速度极高,用通用DSP芯片很难实现,例如专用于FFT、数字滤波、卷积、相关等算法的DSP芯片,这种芯片将相应的信号处理算法在芯片内部用硬件实现,无需进行编程。在上述几种方法中,第1种方法的缺点是速度较慢,一般可用于DSP算法的模拟;第2种和第5种方法专用性强,应用受到很大的限制,第2种方法也不便于系统的独立运行;第3种方法只适用于实现简单的DSP算法;只有第4种方
5、法才使数字信号处理的应用打开了新的局面。第2部分 硬件结构及硬件系统2.1 TMS320C54x数字信号处理器结构简介TMS320C54x简称C54x,它是TI公司于1996年推出的新一代定点数字信号处理器。其采用先进的修正哈佛结构,片内有8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线)、1个CPU、1个在片存储器和1个在片外围电路等硬件以及高度专业化的指令系统。C54x具有功耗小、高度并行等优点,可以满足电信等众多领域的实时处理的要求。2.2 TMS320C54x的组成框图TMS320C54xDSP具有独立的程序和数据总线,允许同时访问程序存储器和数据存储器,进行高度的并行操
6、作。例如,可以在一条指令中可同时执行3次读操作和1次写操作。此外,还允许在数据总线与程序总线之间相互传送数据,从而使处理器可以在单个周期内同时执行算术运算、逻辑运算、移位操作、乘法累加运算以及访问程序和数据存储器,可见TMS320C54x的功能是十分强大的。2.3 TMS320VC5402的主要功能结构 (1)CPU由1条程序总线、3条数据总线和4条地址总线构成的先进的多总线结构,用于读写程序、数据和地址。由1个40位桶形移位寄存器和2个独立的40位累加器组成的40位算术逻辑运算单元(ALU),用于进行补码数的加法运算和减法运算。17位17位并行乘法器与40位专用加法器相连,用于非流水线式单周
7、期乘法累加(MAC)运算。 比较、选择、存储单元(CSSU),用于加法比较选择。指数编码器,可以在单个周期内计算40位累加器中数值的指数。双地址生成器,包括8个辅助寄存器和2个辅助寄存器算术运算单元(ARAU)。(2)存储器1M字程序存储器、64 K字数据存储器以及64 K字IO空间。4K16bit片内ROM,可配置为程序数据存储器。16K16bit片内双寻址RAM(DARAM)。在每个机器周期内,TMS320C54x允许对同一DARAM块寻址(访问)2次,因此CPU可以在一个机器周期内对同一DARAM块读出1次和写入1次。当DARAM映象到数据存储器空间,主要用于存放数据。当他映象到程序存储
8、器空间,用来存放程序代码。通常情况下,DARAM映射到数据空间。(3)指令系统单指令重复操作和块指令重复操作。块存储器传送指令。32位长操作数指令。同时读入2或3个操作数的指令。能并行存储和并行加载的算术指令。条件存储指令。从中断快速返回。(4)在片外围电路软件可编程等待状态发生器。可编程分区转换逻辑电路。带有内部振荡器或用外部时钟源的片内锁相环(PLL)时钟发生器。时分多路(TDM)串行口。缓冲串行口(BSP)。2个16位定时器。8位并行主机接口(HPl)。外部总线关断控制,以断开外部的数据总线、地址总线和控制信号。数据总线具有总线保持器特性。(5)电源工作电压:3.3VI/O电压,1.8V
9、核电压可用IDLEl、IDLE2和IDLE3指令控制功耗,以工作在省电方式。CLKOUT输出信号可以关断。 (6)在片仿真接口 具有符合IEEEll491标准的在片(JTAG)仿真接口。 (7)速度单周期定点指令的执行时间为10ns,100MIPS。2.4 TMC320VC5402的引脚TMC320VC5402的引脚如图2-1 所示。图2-1 TMC320VC5402的引脚2.5 TMS320VC5402存储器分配TMS320C54XC54XX的各种型号片内存储器容量大小不等,片外寻址空间差别也很大,主要表现在数据空间()、IO空间()都是64K,而程序空间()随地址线不同而不同。地址线的数目
10、对相应的程序空间大小,分别为16根地址线对应64K、20根地址线对应对应1M、23根地址线对应对应8M。TMS320VC5402有20根地址线,它的存储器地址分布如图2-2所示。图2-2 存储器地址分布片内16K字RAM可同时映射到数据空间和程序空间。片内ROM是预先做好用户不能改变,但可以使用,其分布如下: F000F7FFH 保留;F800FBFFH 装载引导程序,上电复位后,DSP执行此引导程序,从外部读入用户代码,拼装好后放在用户指定的地址; FC00FCFFH 律扩展表;FD00FDFFA A律扩展表;FE00FEFFH sine表;FF00FF7FH 保留;FF80FFFFH 中断
11、矢量表,FF80H是复位向量,DSP复位后,首先执行FF80H的指令。当DSP复位时,若管脚接低电平,则程序执行片内FF80H的指令,若跳转到F800H,则执行F800H的引导程序,并将区分不同的引导方式,把用户代码从外设读来拼装后放在用户指定地址,然后跳转到用户指定的程序入口。2.6 TMS320VC5402的片内资源TMS320VC5402的片内资源按功能包括运算单元、寄存器、片内RAM和ROM、片外存储器接口、DMA控制器、主机接口、串口、定时器、时钟产生器和中断控制器。第3部分 指令系统3.1 算术运算指令 C54x的算术运算指令包括加法指令、减法指令、 的算术运算指令包括加法指令、减
12、法指令、 的算术运算指令包括加法指令 乘法指令、乘累加指令与乘法减法指令、双字/双 乘法指令、乘累加指令与乘法减法指令、双字 双 精度运算指令及专用指令。1) 加法指令 指令中表示整数时,指令中表示整数时,有有符号数和无符 号数两种格式。TMS320C54x提供了多条用于加 号数两种格式。TMS320C54x提供了多条用于加法的指令, ADD、ADDC、ADDM和ADDS.【例1】 ADDM #0F088H,*AR2+ 指令执行前 VOM SXM AR2 数据存储器 0105H 8007H 0105H 1 1 0105H VOM SXM AR2指令执行后 1 1 0106H8000H2) 减法
13、指令 TMS320C54x 中减法指令有许多,SUB、SUBB、TMS320C54x中减法指令有许多,如 SUB、SUBB、320 SUBC和SUBS,其中,SUBS是无符号 SUBC 和 SUBS,其中SUBS 是无符号数的减法运算,SUBB是带借位的减法运算。3) 乘法指令 TMS320C54x 中有大量的乘法运算指令,其结果都是32位放在A或累加器中,其结果放在B累加器中,乘数在TMS320C54x的乘法指令中的乘法指令中的使用很灵活,可以是T寄存器立即数、寄存器、的使用很灵活,可以是寄存器、立即数、存储单元以及A或累加器的高累加器的高16位存储单元以及或B累加器的高位。如果是无符号数相
14、乘,符号数相乘,则使用一条专用于无符号数相乘 的指令,即MPYU指令,其他指令都是有符号指令数的乘法。4) 乘加和乘减指令 乘加指令完成一个乘法运算,乘加指令完成一个乘法运算,将乘积再与源累加器的内容相加。指令中使用R后缀的 后缀的, 加器的内容相加。指令中使用 后缀的,其运 算结果要进行凑整。乘减指令完成从累加器B或源累加器 乘减指令完成从累加器 或源累加器或目的累加器中减去寄存器或一个操作数与另一减去T寄存器或一个操作数与另一累加器中减去操作数的乘积,结果存放在累加器B或dst或src中。【例2】 MACR *AR3+,*AR4+,A,B 】 , , ,指令执行前 A B T FRCT A
15、R3 AR4 00 0000 1000H 00 0000 0004H 0008H 1 0100H 0200H A B T FRCT AR3 AR4 指令执行后 00 0000 1000H 00 0C4C 0000H 5678H 1 0101H 0201H数据存储器 0100H 0200H 5678H 1234H 0100H 0200H 5678H 1234H3.2 逻辑运算指令 逻辑指令包括与、异或(按位)逻辑指令包括与、或、异或(按位)、移位和测试指令。3.3程序控制指令 程序控制指令包括分支转移指令、程序控制指令包括分支转移指令、子程序调用指中断指令、返回指令、重复指令、堆栈操作 指令及混
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- dsp技术 大作业 dsp 技术 作业

链接地址:https://www.31ppt.com/p-4140872.html