毕业设计 4位CMOS流水线ADC的设计.doc
《毕业设计 4位CMOS流水线ADC的设计.doc》由会员分享,可在线阅读,更多相关《毕业设计 4位CMOS流水线ADC的设计.doc(48页珍藏版)》请在三一办公上搜索。
1、重庆大学本科学生毕业设计(论文)4位CMOS流水线ADC的设计学 生:学 号:指导教师:专 业:重庆大学光电工程学院二OO九年六月Graduation Design(Thesis) of Chongqing UniversityDesign of A 4-Bit CMOS Pipelined ADCUndergraduate: Xiao ShengqiangSupervisor: Associate Professor Pan Yinsong Major: Electronic Science And TechnologyCollege Of Optoelectronic Engineerin
2、gChongqing UniversityJune 2009摘 要随着数字信号处理技术的迅速发展和成熟,将需处理的模拟信号转换成数字信号来进行信号处理的方法得到了越来越广泛的应用。ADC作为连接模拟和数字世界的接口电路,在这种处理方法中占据着十分重要的地位,甚至影响到了数字信号处理技术的应用和推广。此外,作为IC设计主流的CMOS技术的不断发展带来了越来越明显的速度、功耗、和成本优势,特别是SOC技术、数模混合IC设计技术的出现,更是把ADC的设计重新推到了设计的重要地位。本文设计了一个4位CMOS流水线ADC,采样速率为20MSPS。在了解了CMOS流水线ADC的原理和分析了若干设计的优缺点
3、后,主要做了以下的工作:(1)采用翻转结构的采样保持电路,降低了功耗;(2)采用了数字纠错技术和增益误差校正技术,减小了系统的误差;(3)采用一种动态比较器来提高速度、降低功耗,该动态比较器直流功耗为0;(4)对各个核心单元电路进行了仿真,并结合设计要求进行了优化。研究结果表明,本次设计达到了要求,具有一定的理论价值和应用前景。关键词:ADC,流水线,采样保持,子ADC,子DACABSTRACTBecause of the rapid development and maturing of digital signal processing technology, to convert the
4、 analog signals to digital signals becomes more and more popular. As a connection of analog and digital circuits, ADC plays a great role in this processing, and even more affects the application and promotion of digital signal processing technology. In addition, the unceasing development of CMOS tec
5、hnology which is a mainstream of IC design brings more and more obvious speed, power, and cost advantages, and especially the SOC technology and mixed-signal IC design techniques turn up, which put the ADC design to the most important status in design.This paper designs a four bits CMOS pipeline ADC
6、 and its sampling rate is 20MSPS. By studying the CMOS pipeline ADCs principle and analyzing the advantages and disadvantages of several designs these things has been done: (1) Using the flip structure sampling circuit to reduce the power consumption; (2) Using the digital correction technology and
7、gain error correction technique, to reduce the error of the system; (3) Using a dynamic comparators for high speed and lower power consumption, and the dynamic comparators dc power is 0; (4) simulate the main unit circuit and optimize the design for the requirements. The research results show that t
8、he design meets the standards, and has certain theoretical value and application prospect.Key words: ADC, pipelined, sample-hold, sub-ADC, sub-DAC 目 录摘 要IABSTRACTII1 绪论51.1 课题背景51.2 国内外研究现状及发展方向61.3 论文结构安排82 流水线ADC的原理分析92.1 流水线ADC的工作原理92.2 模数转换器的性能参数123 流水线ADC误差分析及性能改进153.1 流水线ADC误差分析153.1.1 MOS采样开关
9、的误差153.1.2 MDAC电路的误差分析163.1.3 比较器失调183.2 减小误差的措施183.2.1 底极板采样技术183.2.2 数字校正技术184 核心单元电路的设计204.1 采样保持电路的设计204.1.1 采样保持放大器的设计204.1.2 采样保持模块的设计224.2 子ADC的设计244.2.1 比较器的设计244.2.2 编码电路(DECODER)的设计264.3 子DAC的设计274.3.1 与非门电路的设计284.3.2 子DAC电路及仿真294.4 数字校正电路的设计315 版图设计335.1 版图设计简介335.1.1 版图设计概述335.1.2 各种元器件的
10、绘法335.2 单元电路的版图设计355.2.1 采样保持放大器的版图设计365.2.2 采样保持模块的版图设计375.2.3 动态比较器的版图设计385.2.4 编码器的版图设计395.2.5 与非门电路的版图设计405.2.6 子DAC版图设计415.2.7 D触发器的版图设计42结 论43致 谢44参 考 文 献451 绪论 1.1 课题背景 随着计算机技术、多媒体技术、信号处理(DSP)技术、微电子技术的发展,电子技术的应用己经逐渐渗透到军事和民用领域的各个角落,不断推出先进的电子系统。目前,在信号传输和信号处理领域,大都采用数字系统进行信号处理。但是,对来自于自然界的信号,如语音信号
11、、传感器信号等大多是模拟量,而且处理后的数字信号往往还要再转换为模拟信号,以实现系统对外界的控制。因此在模拟世界和数字处理系统之间,必然要存在转换接口。当前先进的电子设备系统中,它的前端和后端处理都分别应用到A/D(Analog-to-Digital)和D/A(Digital-to-Analog)转换器。模数转换器(ADC)就是将模拟信号转换为数字信号的接口电路,它的功能是把外界的模拟输入量转换为按照一定规则与之对应的数字编码。在现代先进的电子系统前端和后端都要用到高性能1(包括高分辨率2、高速、低功耗、小面积等等)的模数转换器和数模转换器,来改善数字处理技术的性能,特别是诸如雷达、声纳、高分
12、辨率视频和图像显示、军事和医疗成像、高性能控制器与传动器,以及包括无线电话和基站接收机在内的现代数字通讯系统。A/D和D/A转换器的市场呈稳步增长的发展趋势,在现代军用和民用电子系统中均显示出其重要地位。2000年的市场销售额己达20.3亿美元。在单片ADC的实现方面,相继提出了全并行(Flash)、子区式(Subranging)、折叠-插值(Folding and Interpolating)、流水线(Pipelined)、过采样(Over Sampling)、-和并行时间交织(Parallel Time-Interleaved)等结构。其中全并行结构由于其全并行信号处理的特点,在现有的结构
13、中速度最高,输入到输出延迟最小,但随着分辨率的增加,内部元件数目呈几何级数上升,同时对电阻等元器件精度和匹配特性提出严格的要求;折叠插值结构应用折叠和插值技术纠正了全并行结构中电路规模指数增长的缺点,但折叠处理限制了信号带宽,并且对晶体管的跨导和匹配特性提出了很高的要求;子区式结构通过将转换范围分区和信号分步的方法来换取电路规模和功耗的减少,但其多级转换降低了转换器的转换速度;-结构通过过采样(fsample/fin2)和噪声整形可以获得比其他结构都要高的分辨率,但其可以处理的信号频率很低,只适用于音频信号的处理;并行时间交织结构将多路结构一致的ADC组合在起,使它们对同一个输入信号进行时间交
14、织采样,以此来实现单个ADC所不能达到的速度,然而通道间失调和增益的不匹配、非均匀采样等问题使其难以达到较高的精度。与上述结构相比,流水线结构通过在子区式结构的各级之间引入采样保持放大器(Sample-and-Hold Amplifier)电路,使得子区转换可以并行工作,大大提高了转换速度;由于其子区转换、流水操作的特点,在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗,是一种可以实现高速高分辨率模数转换的结构。 1.2 国内外研究现状及发展方向在国际上,各著名大学和实验室里都有大量的研究人员从事于各种模数转换器的结构与基础研发工作,其研究目标主要集中在新型ADC系统结构、单元电路和
15、具体的技术难点的突破;而公司、生产厂家则主要对已经证实为准确、可靠的A/D转换技术,从设计、工艺、生产成本等方面进行改进和完善,以期让这些技术和产品尽快应用于军民用领域。国外MAXIM,ADI,TI和美国国家半导体(National Semiconductor)等主要设计生产模拟IC的这些专业化大公司的产品代表了当今国际模数转换技术的领先水平。目前研究比较广泛的模数转换器的主要类型有自校准(Self-Calibration)A/D转换器、流水线结构A/D转换器、基于折叠和插值技术的A/D转换器、-A/D转换器和电流型(Current-Mode)A/D转换器等。我国从70年代开始研制ADC,起步
16、不算晚,至今研制出8位、10位、12位、14位、16位的ADC产品。典型的产品水平为8位ADC,转换时间为400ns,12位的转换速率为20Msps。目前采用双极和CMOS工艺的8位ADC转换速度分别可达到120Msps和100Msps。24所采用1um的CMOS工艺,研制出了转换速度为20MHz的12位ADC。近年来,随着设计环境和工艺条件的迅速改善,国内单位,如复旦大学专用集成电路和系统国家重点实验室,在高速高精度CMOS ADC领域也展开了一些研究,已流片成功低功耗的10位、33Msps流水线ADC,清华大学微电子设计中心也成功设计并流片了高分辨率的13位、5Msps的流水线ADC。国外
17、生产模数转换器的最著名的厂家主要有以下三家:TI(德州仪器),ADI(Analog Device Inc:模拟器件公司)、National Semiconductor(国家半导体)。其中,TI在2000年成功收购了BB(Burr-Brown corporation:巴尔-布劳恩公司),成为全球高性能数据转换器的主要供应商。除此之外,还有MAXIM(美信)、MOTOROLA摩托罗拉)、Fairchild(仙童)、NEC(日本电气)、Hitachi(日立)等公司。表1.1分别是一些相关产品的参数。先进的数模转换器 表1.1 产品公司采样率MS/S精度bit类型AD6654ADI10514PIPEL
18、INEDAD9430ADI21012PIPELINEDAD9433ADI12512PIPELINEDADC12DL066NS6612PIPELINEDADC5500TI12514PIPELINEDMAX1427MAXIM8015PIPELINEDMAX104MAXIM10008FLASHMAX106MAXIM6008FLASHMAX108MAXIM15008FLASH综合国外一些集成电路制造公司(主要是美国)的技术资料和产品手册提供的信息,可以看出,数据转换电路的主要发展趋势是向高分辨率、高转换速率、低功耗、单电源低电压、单片化、CMOS型方向发展。向高性能方向发展。通过采用新型电路结构方案,
19、如-调制技术,在同样的工艺条件下,单片ADC的分辨率达到18位24位。将两个或多个较低分辨率的闪电型ADC组合起来(一般都包含数字误差校正逻辑电路),即所谓分级式ADC,又称流水线或多级式ADC (Subranging Multipass Pipelined Multistage Multistep ADC)。这种类型的转换器既具有高的分辨率,又有很高的转换速率。向单电源、低电压、低功耗方向发展。采用CMOS/BiCMOS3工艺工作电压(3V/5V)及电源休眠工作方式(Sleep Mode)等措施和技术,既可使转换器电路获得高分辨率、高精度和高转换速率,又可达到低功耗(mW量级),解决了一直存
20、在的精度、速度和功耗之间的矛盾,同时,也适应了便携式仪器的需要。这一点对于航天产品尤为重要。向单片化方向发展。随着半导体工艺水平的不断提高,LSI、VLSI工艺的成熟,过去要采用模块、混合电路生产的高性能转换电路逐渐被单片产品所代替,从而降低了芯片的成本和功耗,减小了体积,提高了可靠性。向混合信号处理芯片方向发展。由于VLSI技术的成熟及-调制技术的实现,数字信号处理器(DSP)及其它标准数字器件(如微控制器、EPROM等)与高分辨率4ADC,DAC可集成于同一芯片上,构成混合信号处理器(MSP),从而使转换器和非转换器的界线变得模糊,增强了芯片功能,减少了外围电路,电路得以简化,应用更方便。
21、在ADC电路的设计上,也有了一些新的动向。-A/D 转换器目前的研发课题是提高转换速率,主要采用高阶调制器和多位量化的方法。目前的调制器一般用3阶或4阶,为保证闭环的稳定性,一般用多级级连。多位量化由于会引起非线性,一般用2位或3位。流水线型ADC和两步并行ADC仍是目前高速高分辨率ADC的主要结构,流水线ADC一般仍采用每级1.5位的方法。当分辨率超过10位时这两类ADC都必须采用校正与纠正的措施。放大器结构目前流行开关电容、全差分、折叠式、共源共栅。为提高速度,输入电容与反馈电容应尽量小。输入级可采用p管降低噪声。电容可用多晶硅/n+制作。放大器设计中的速度与功耗是相互抵触的,仍是目前放大
22、器设计的主要考虑,同时还必须考虑电容的大小、热噪声、非线性等因素。比较器结构一般为全差分、再生式、多级放大器级联的形式。比较器的前面用一个缓冲放大器,用来降低反传噪声。用采样电容可抵消失调误差,但采样电容应尽量小,以提高电路带宽,而且采样电容的下极板应连接到管子栅极,上极板连接到驱动源。在高速应用时,用瞬时短路法使比较器得到迅速恢复。1.3 论文结构安排本文共分为六个章节。第一章论述课题的目的和意义;第二章对ADC的工作原理以及流水线ADC所具有的性能特点进行了分析;第三章着重介绍了流水线ADC的误差分析和减小误差的关键技术分析,并根据本次设计的任务的做出了方案选择;第四章是核心单元电路部分的
23、设计和分析,主要包括:S/H电路、运放电路、比较器电路、子ADC、子DAC、数字校正电路等,并进行了电路的仿真;第五章是主要电路的版图设计,给出了版图设计的原理和版图;第六章总结了本文设计所得到的结论,并对一些问题进行了讨论。2 流水线ADC的原理分析2.1 流水线ADC的工作原理采保第1级第i级第9级数字编码及校正逻辑CLK10位数字输出流水线结构ADC可以看作是另一种类型的分区式ADC5,特点是提高了数据的吞吐量和对比较器误差的容许量。其结构如图2.1所示。采保1.5位SADC1.5位SADC00 01 102OUTVIN(a) 流水线结构的ADC (b) 第i级电路结构图2.1 流水线结
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 4位CMOS流水线ADC的设计 CMOS 流水线 ADC 设计
链接地址:https://www.31ppt.com/p-4140576.html