ADC的分类比较及性能指标.doc

《ADC的分类比较及性能指标.doc》由会员分享，可在线阅读，更多相关《ADC的分类比较及性能指标.doc（12页珍藏版）》请在三一办公上搜索。

1、ADC的分类比较及性能指标1 A/D转换器的分类与比较11.1 逐次比较式ADC11.2 快闪式（Flash）ADC21.3 折叠插值式（Folding&Interpolation）ADC31.4 流水线式ADC41.5 -型ADC61.6 不同ADC结构性能比较62 ADC的性能指标72.1 静态特性指标72.2 动态特性指标111 A/D转换器的分类与比较A/D转换器（ADC）是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、电子对抗、声纳、卫星、导弹、测控系统、地震、医疗、仪器仪表、图像和音频等领域。随着计算机和通信产业的迅猛发展，进一步推动了ADC在便携式设备上的

2、应用并使其有了长足进步，ADC正逐步向高速、高精度和低功耗的方向发展。通常，A/D转换器具有三个基本功能：采样、量化和编码。如何实现这三个功能，决定了A/D转换器的电路结构和工作性能。A/D转换器的分类很多，按采样频率可划分为奈奎斯特采样ADC和过采样ADC，奈奎斯特采样ADC又可划分为高速ADC、中速ADC和低速ADC；按性能划分为高速ADC和高精度ADC；按结构划分为串行ADC、并行ADC和串并行ADC。在频率范围内还可以按电路结构细分为更多种类。中低速ADC可分为积分型ADC、过采样Sigma-Delta型ADC、逐次逼近型ADC、Algonithmic ADC；高速ADC可以分为闪电式

3、ADC、两步型ADC、流水线ADC、内插性ADC、折叠型ADC和时间交织型ADC。下面主要介绍几种常用的、应用最广泛的ADC结构，它们是：逐次比较式（S A R）ADC、快闪式（F l a s h）ADC、折叠插入式（F o l d i n g&Interpolation）ADC、流水线式（Pipelined）ADC和-型A/D转换器。1.1 逐次比较式ADC图1 SAR ADC原理图图1是SAR ADC的原理框图。它主要由比较器、寄存器、D/A转换器和相应的控制电路组成。比较器的反相输入端通过输入电阻Ri与待转换的模拟电压相连，同相输入端与DAC的输出相连。逐次比较寄存器在控制电路的作用下，

4、逐次改变其中的数码，并将寄存器中的数据送往DAC。工作原理：首先将寄存器的最高位（MSB）置“1”，其余位置“0”，经DAC转换后转换成相应的模拟电压，送至比较器与Vi进行比较，如果Vi大于DAC转换后的输出电压，则将这个“1”保留；反之，若Vi小于DAC转换后的输出电压，则将该位的“1”清除。这样逐位比较，一直到最低位（LSB）为止。最后逐次比较寄存器中的数码将是最接近Vi的模拟电压，通过数据锁存器将结果并行送出。由此可见，这种A/D转换器在一个时钟周期里只完成1位转换，N位转换就需要N个时钟周期，故它的采样率不高，输入带宽也较低；它的优点是电路结构和原理简单，面积和功耗小，便于实现，而且不

5、存在延迟问题，适用于中速率而分辨率要求较高的场合。1.2 快闪式（Flash）ADCFlash ADC，也称全并行ADC，是各种转换方式中速度最快也最易于理解的一种电路。这种转换器的突出特点是结构简单、直接全并行转换，几乎能在同一瞬间完成转换，缺点是需要(2n1)个比较器和2n个电阻，导致管芯面积增大和功耗增高，限制了集成度的提高。因此一般应用于对分辨率要求不高（8bit），而转换速度要求较高的场合。图2所示为一个典型的全并行ADC的系统结构图。它由参考电压生成网络（通常是由电阻串分压组成）、一串比较器和编码逻辑块组成。对一个N比特的全并行ADC，需要2N个相等的电阻串连提供2N-1个等间距为

6、1LSB的参考电压，2N-1个比较器将输入信号和参考电压同时进行比较，若输入电压大于参考电压，则对应的比较器输出“1”；反之，若输入电压小于参考电压时，对应的比较器输出 “0”。由于每个比较器的输出电压值都比位于它下方相邻比较器的输出电压值高1LSB（least significant bit），因此这些电压值又称“温度计”代码。将比较产生的温度计码传给编码器模块，编码器模块根据设计产生二进制码流输出。图2 全并行ADC系统结构图与一般模数转换器相比，全并行ADC速度是最快的。由于不用逐次比较，它对N位数据不是转换N次，而是只转换一次，而且它的转换速度仅取决于比较器的速度，所以这种结构的ADC

7、在各种结构中是转换速度最快的。另外一个优点是参考电源采用电阻串分压网络，它们是单调的，减少了非线性。1.3 折叠插值式（Folding&Interpolation）ADC折叠插值式ADC是目前结构最简单、所需元件最少的一种新型超高速、低功耗ADC结构。折叠结构的基本原理就是通过一个特殊的模拟预处理产生余差电压，并随后进行数字化，获得最低有效位(LSB)，最高有效位(MSB)则通过与折叠电路并行工作的粗分全并行A/D转换器得到，几乎在对信号采样的同时，对余差进行采样。图3 折叠插值ADC基本结构框图图3为折叠插值ADC的基本结构框图。其中输入信号通过采样保持电路后，分为两路，一路进入粗分ADC进

8、行转换，产生数字信号的高n/2-1位，一路进入细分ADC进行转换，产生数字信号的低n/2+1位。这里，粗分ADC由Flash结构实现，细分ADC由折叠插值结构实现。所得到的结果，经过比特同步电路及编码电路，即可得到最终的二进制输出信号。其中采样保持电路保证了电路的输入带宽和两条信号路径的同步性。折叠插值结构的细分ADC，决定了电路的转换精度、误码率等特性，是电路设计的关键。折叠方式的特点是：数据的两次量化是同时进行的，具有全并行转换的特点，速度较快；电路规模及功耗不大。 1.4 流水线式ADC受数字系统中新发展的流水工作方式的启发，近年来在高精度视频ADC中提出了流水工作新方式。流水线结构AD

9、C，也称为子区间式ADC，是在几个时钟周期的时间里，输入信号经过采样之后，顺序地沿着流水电路移动，一步一步地进行数字编码，并实时地进行时间误差校正，通过采用顺序比较的方法处理输入信号来完成A/D转换的。这种ADC电路能够提供高速、高分辨率的模数转换。此外，若与现代深亚微米技术的结合，它还可以应用在速度要求很高且功耗又很小（如便携式设备）的系统中。流水线式模数转换器的原理图如图4所示。这种结构的模数转换器采用多个低精度的闪烁型模数转换器对采样信号进行分级量化，级的数目与ADC的分辨率相等，然后将各级的量化结果组合起来，构成一个高精度的量化输出。每一级由采样/保持电路(S/H)、低分辨率模数转换器

10、和数模转换器以及求和电路构成，求和电路还包括可提供增益的级间放大器。图4 流水线式ADC的原理图一个N位分辨率的流水线模数转换器完成一次采样的过程大致如下：首先输入信号经采样保持电路进行采样；然后送到子ADC对其进行量化，产生m位数字量；接着数字信号被送到子DAC，子DAC则产生一个与之相对应的模拟电平，送到求和电路，从采样后的输入信号减掉该模拟电平得到一个残差信号，该残差信号经放大后输出，送到下一级作为下一级的输入信号。在N级流水线结构中，这一过程要重复N1次，一般第N级为一标准的闪电式ADC结构。为了克服每级子ADC内部的失调和非线性，每级流水线都采用了数字校正技术，每级的输出位中都有相应

11、的冗余位，所以每级的输出位经过校正后共同构成了最后的转换输出。流水线型ADC具有以下特点：简化了电路设计，结合了串-并型和算法校正型转换器的优点；用到的器件数目与转换位数成正比，硬件消耗和功耗都得到了限制；通过数字校正电路实现了较高的精度，而且对所用到的功能电路的性能要求不高；模拟信号虽然要经过多级转换，但因为每一级都具有各自独立的采样保持放大器，前一级电路的采样/保持可以释放出来用于处理下一次采样，故允许流水线各级同时对多个采样进行处理，因此模拟信号之间为并行处理，从而可达到高的转换速度；多级转换提高了A/D转换器的分辨率；输入信号必须穿过数级电路，造成流水线延迟；复杂的基准电路和偏置结构；

12、同步所有输出需要严格的锁存定时。1.5 -型ADC-型ADC具有极高的采样速率，通常比奈奎斯特采样频率高出许多倍，因此- A/D转换器又称为过采样A/D转换器。-型A/D转换器由两部分组成，第一部分为模拟-调制器，第二部分为数字抽取滤波器，如图5所示。-调制器包括1个积分器、1个比较器和1个1位DAC的反馈环。这个内置的数模转换器仅仅是一个开关，它将积分器输入切换到一个正或负参考电压。图5 -型ADC原理图-型A/D转换器不是直接根据采样的第一个样值的大小进行量化编码，而是根据前一量值与后一量值的差值，即所谓的增量大小，来进行量化编码，也可以说它是根据信号波形的包络线进行量化编码的。-型A/D

13、转换器完成一次转换的过程如下：首先-调制器以极高的采样频率对输入模拟信号进行采样，并对两个采样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即-码；然后将这种-码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。在这里，抽取滤波器实际上相当于一个码型变换器。- ADC的特点是：精度高，可达到24位；模拟电路的比例小，对模拟电路的要求降低，对电容等匹配误差敏感度减小；采样速率不高，功耗较高。过采样- ADC广泛应用在音频、图像处理、ADSL通讯等领域 。1.6 不同ADC结构性能比较不同的系统对ADC的性能有着不同的要求，所以出现了多种ADC来满足

14、不同的系统。在ADC的发展过程中，出现了几种经典的结构，主要为上述介绍的几种，即：逐次比较式（SAR）ADC、快闪式（Flash）ADC、折叠插入式（Foldin g&Interpolation）ADC、流水线式（Pipelined）ADC和-型A/D转换器。这些类型的ADC有它们各自的优缺点，可以满足不同的具体应用要求。这五种ADC结构的性能比较如表1所示。不同ADC结构的性能比较表1 类型精度速度功耗面积SAR较高中低小Flash低超快高极大折叠插值型中快中中Pipelined中快中大-型高低较高较大可以看出，在低分辨率超高速的应用场合，Flash ADC是一种很好的结构选择。2 ADC的

15、性能指标为了更全面的描述ADC的性能，下面将介绍一些参数指标。这些指标可以分为静态特性指标和动态特性指标。2.1 静态特性指标ADC的输入是模拟信号，通常是模拟电压，输出是数字编码。模拟输入可以是Vref-到Vref+之间的任意值，而数字编码被限制在固定或离散的幅度上。即输出的数字编码的每一个值都对应一个特定的模拟输入电压，这些电平用LSB来区分。对于一个n位ADC，LSB的值定义为：1LSB=（Vref+- Vref-）/2n （1）输入每增加1LSB，理想ADC的输出码字将增加1位。因为ADC的精度是有限的，所以最大的输出数字编码所对应的模拟电压不等于Vref+。ADC的静态特性包括微分非

16、线性(DNL)、积分非线性(INL)、失调误差(Offset Error)、增益误差（Gain Error）、分辨率和精度，下面将逐一介绍。微分非线性微分非线性（DNL）是在垂直台阶上测量的相邻编码之间的距离，即实际量化台阶与对应于1LSB的理想值之间的差异，以满刻度范围的百分比或LSB为单位。对于一个理想ADC，其微分非线性为DNL = 0LSB，也就是说每个模拟量化台阶等于1LSB，跳变值之间的间隔为精确的1LSB。ADC的微分非线性可以写为：DNL=（Dcx-1）LSB （2）其中，Dcx是以LSB为单位的实际垂直台阶的尺寸。图6 ADC的微分非线性图6给出了ADC相对于数字输出编码的微

17、分非线性。可以看到，DNL的最大值和最小值分别是+1LSB和0LSB。若DNL误差指标 1LSB，就意味着传输函数具有保证的单调性，没有丢码。当一个ADC的数字量输出随着模拟输入信号的增加而增加时(或保持不变)，就称其具有单调性，相应传输函数曲线的斜率没有变号。故要保证没有丢码和单调的转移函数，ADC的DNL必须小于1LSB。积分非线性ADC的积分非线性（INL）的定义是实际有限精度曲线与理想有限精度曲线在垂直方向上的最大差值，以满刻度范围的百分比或LSB为单位。图7描述了ADC的积分非线性，从图中可以看到，INL的最大值和最小值分别为+1LSB和-1LSB。图7 ADC的积分非线性失调误差在

18、实际电路中运算放大器的输入、输出以及比较器都有一定的固有失调电流和电压，这些失调是由器件的失配引起的，这些失调导致当输入一个零信号时，它们的输出出现非零数字值，在传输曲线上表现为输出码中心线偏移理想状态。对于一个带有失调量的ADC，可以水平地位移无限精度特性曲线直到量化噪声相对于这条线呈对称分布（这里假设其他误差不是主要的或者已经从特性曲线中消除）。这条线和过原点的无限精度特性曲线之间的水平差值就是失调误差，如图8所示。 图8 ADC的失调误差增益误差增益误差是实际特性曲线和无限精度特性曲线之间的差值，它与输入电压的幅度成比例。增益误差可以用实际有限精度曲线和理想有限精度曲线的水平差值来测量。

19、它以LSB为单位，并且在最高的数字编码上测量。即如果是3位ADC，就是在110和111之间进行测量，如图9所示。在这里，假设其他误差（如失调误差和非线性）都不存在。图9 ADC增益误差分辨率和精度ADC的分辨率是ADC可以识别的最小的模拟信号变化，它可以用满刻度的百分比来表示，但通常是用位数N表示，这里转换器有2N个可能的输出状态。ADC的精度是指A/D转换器输出的位数。例如，一个理想的4位A/D转换器，它的精度为4位。精度决定了1LSB的大小，同时也决定了动态范围、码宽和量化误差。2.2 动态特性指标模数转换器的动态特性有时也称作传输参数，代表器件模拟输入波形的数字再现能力。信噪比(SNR)

20、、有效位数(ENOB)和无杂波动态范围（SFDR）等是ADC动态特性的重要参数。信噪比（SNR）ADC的信噪比（SNR）定义为满刻度值和量化噪声（量化噪声是在用一个有限精度的转换器将模拟值进行数字化的过程中所存在的固有不确定性）均方根的比。对于一正弦波，其最大可能的幅值是ADC的输入，即2Vp=Vref+-Vref-，因此，ADC所要求的SNR的最大值为：SNR(dB)=(6.02N+1.76)dB （3）有效位数（ENOB）有效位数即Effective Number of Bits，它表达了ADC输出无误码的位数。当输入信号为幅度从Vref+到Vref-的正弦波时，式（3）把模数转换器的位数与理想信噪比联系了起来。即有：N=(SNR-1.76)/6.02 (4)无杂波动态范围（SFDR）SFDR就是Spurious Free Dynamic Range，是指基波分量的幅度和最大谐波信号幅度的比值。无杂波动态范围表明模数转换器在输入大信号的同时所能检测到的最小的信号的能力，这也是实际应用中的一个非常重要的性能参数。当转换器用在过采样率很高或者转换器的频谱性能很重要的情况下，无杂散动态范围的指标是标志系统性能的一个很重要的参数。