课程设计程控滤波器.doc
《课程设计程控滤波器.doc》由会员分享,可在线阅读,更多相关《课程设计程控滤波器.doc(24页珍藏版)》请在三一办公上搜索。
1、 一、 设计任务及要求: 1 设计任务 设计出一个程控滤波器,该程控滤波器以51单片机和FPGA为核心,完成程控放大电路和程控滤波电路,同时设计完成了简易幅频特性测试仪。 2 设计要求 1)放大电路的增益最大能放大60db,倍数可调。 2)步进10dB由单片机控制7279A实现,其误差不大于5% 3)在2fc处放大器与滤波器的总电压增益不大于30dB 4)截止频率从1KHZ到10KHZ可调,精度达到1% 指导教师签名: 年 月 日 二、指导教师评语:指导教师签名: 年 月 日 三、成绩验收盖章: 年 月 日 目录电子综合课程设计报告书1目录3程控滤波器的设计4一 设计要求41.1 设计任务41
2、.2 设计要求41.3 设计的相关分析5二 总体设计方案52.1 设计思路52.2 方案比较与选择52.3 系统总体设计方案及实现方框图12三 理论分析与计算123.1 可变增益放大器控制信号的理论计算123.2 开关电容滤波器相关理论分析与计算133.3 椭圆低通滤波器理论分析与设计14四 主要功能电路的设计154.1 放大器电路154.2 四阶椭圆低通滤波电路164.3 滤波器电路174.4 双路D/A转换电路174.5 有效值测量的电路设计174.6 外围D/A转换电路18五 系统软件的设计195.1 软件总体介绍195.2 程序流程图19六 测试数据与分析196.1 测试原理与方法19
3、6.2 测试数据结果20七 仿真21八 设计总结22参 考 文 献22附录23程控滤波器的设计一 设计要求1.1 设计任务设计并制作程控滤波器,其组成如图1.1所示。放大器增益可设置、低通或高通滤波器通带、截止频率等参数可设置。图1.1程控滤波器组成框图1.2 设计要求(1)放大器输入正弦信号电压振幅为10mV,电压增益为40dB,增益10dB步进可调,通频带为100Hz40kHz,放大器输出电压无明显失真。(2)滤波器可设置为低通滤波器,其-3dB截止频率fc在1kHz20kHz范围内可调,调节的频率步进为1kHz,2fc处放大器与滤波器的总电压增益不大于30dB, RL=1kW。(3)滤波
4、器可设置为高通滤波器,其-3dB截止频率fc在1kHz20kHz范围内可调,调节的频率步进为1kHz,0.5fc处放大器与滤波器的总电压增益不大于30dB, RL=1kW。(4)电压增益与截止频率的误差均不大于10%。(5)有设置参数显示功能。1.3 设计的相关分析本题要求实现峰峰值为20mV的小信号程控放大;后级滤波器高通或低通类型可以选择;-3dB截止频率可以程控,并实现1KHz步进;以及帶阻范围内衰幅度要低于指定值。其难点在于小信号放大至60dB;程控滤波的制作达到步进、截止频率和带外增益的三项指标。这里主要包括一个增益可调节的放大器和一个参数可设置的滤波器。仔细分析后不难发现,题目的难
5、点主要有:放大器增益误差5,程控高通滤波器的实现,四阶椭圆低通滤波器的设计及实现。 二 总体设计方案2.1 设计思路根据题目要求,本系统基于开关电容滤波器的原理,以集成滤波器芯片MAX263为核心,实现了一个程控滤波器。前级放大器可以设置60dB的增益调节范围,步进10dB,增益误差5以内。滤波器可设置为低通或高通模式,截止频率在1k20kHz内可调,频率步进最低500Hz,误差10以内。发挥部分中自行设计了50kHz的四阶椭圆低通滤波器,带内起伏0.5dB。系统还扩展了一个可以显示幅频特性曲线的测试仪,频率步进有10kHz和1kHz两档。整个系统操作简单,测试效果良好。2.2 方案比较与选择
6、2.2.1 前级放大器的方案比较与选择总体结构方案的确定放大器的输入信号振幅为10mv,属于微弱信号。为了提高其信噪比,便于后级处理,我们对输入信号进行了一级固定增益放大。考虑到题目要求的动态范围较宽,我们把增益调节部分设置为两级。结构框图如下:图2.2.1 放大器结构框图 经实际调试发现UC3843芯片虽然可以完成,但负载调整率等参数不是很理想,且用X9312调试时发现接入系统后可能由于制版时地没有分开,导致有干扰,使步进不稳定。辅助电源部分MC34063也可以,但市场上劣质芯片很多,使系统供电不稳定。所以本设计最后选用方案二。增益调节方案的比较与选择方案一:采用三极管搭接实现。为了实现增益
7、60dB,可以采用多级放大电路实现。对电路输出采用二极管包络检波产生反馈电压调节前级电路实现增益的程控。本方案由于大量采用分立元件,如三极管等,电路复杂,设计难度大,增益控制和高带宽均难以实现。而且不可控因素多,电路稳定性差,调试难度也大。故不采用。方案二:采用固定增益放大加D/A程控衰减的方法。首先对信号进行足够增益的放大,然后利用DAC输出信号与参考电压的比例关系,从参考端输入信号,通过改变控制字达到对输出信号衰减控制的目的。此方案只要选择合适的DAC,就可以达到高精度和高灵敏度的增益控制,配合前级信号预放大,可实现增益可程控的放大器。但是由于D/A转换器本身的速度问题,频率范围只能达到几
8、十KHz,对后级要求频率达到200KHz的测试造成影响,而且其噪声也很大,所以放弃此方案。方案三:利用程控放大电路实现。即采用通用的反相放大电路,通过开关切换不同的反馈电阻,从而改变放大倍数,最终实现放大器的增益调节。方案四:利用可变增益放大器实现。即选用可变增益放大器芯片,通过给出不同的控制信号改变其放大倍数,从而实现放大器的增益调节。方案三只能实现有限的增益调节,且电路复杂度随增益步进值的减小而大幅增加;而方案四中只要控制信号足够精确便可实现步进值很小的增益调节,可扩展性和灵活性优于方案三,故本系统采用方案四。2.2.2 程控滤波器的方案比较与选择方案一:数字滤波法。FPGA内部写滤波器,
9、实现模拟滤波的数字化。数字滤波器的中心频率可通过送入不同的抽头系数而改变。它的滤波特性好,可靠性高,无需改变硬件,程控方便。但是,实际尝试发现,要达到较好的滤波效果,滤波器的阶数都在几十阶,占用系统资源巨大。而且在滤波器前要加入取样保持电路和模数转换器,滤波后需要DA转换输出,增加了对系统硬件的要求。方案二:设计电阻可调的RC有源滤波器。利用数字电位器代替RC有源滤波器其中一个电阻达到对该滤波器截止频率的改变。但此方案由于单电阻对截止频率调节范围的局限,同时数字电位器也存在量化程度的局限,很难实现高精度。方案三:采用连续时间方式有源滤波器芯片,通过选通外围设计电阻来实现截止频率可调。此方案要实
10、现1KHz步进可调,就需要构建庞大的电路,无论从焊接和调试的角度都不可取。方案四:采用开关电容式滤波器芯片。通过程序控制对该芯片进行Q值,阶次,中心频率/截止频率的设置,可以实现通用的滤波器设计,而且控制简单,且精度较高,阻带衰减程度也能满足要求。比较上述四个方案,方案四具有明显的优势,所以选择方案四。2.2.3 椭圆低通滤波器的方案比较与选择方案一:采用数字滤波方案。应用软件工具只需要输入相关参数,就可以自动生成仿真图以及FPGA中的应用模块,直观化,智能化。但有时仿真的结果与实际效果不完全相符,甚至相差较大,需要大量的实践摸索。方案二:选用专用的椭圆滤波器芯片实现。此方案的缺点是无法达到题
11、目中要求的Q值和带内平坦度。方案三:利用无源LC电路实现。由LC构成的无源滤波器能更好的处理较高频率输入信号的响应,且4阶滤波器仅包含5个分立元件,实现较为简单。比较三种方案,方案三的实现最为简单,且可行性最高,所以采用方案三。2.2.4 扫频信号源的方案论证与选择方案一:采用单片函数发生器作为信号源,通过调整外围元件的参数可以改变输出频率. 但外接的电阻电容对参数影响很大,因而产生的频率稳定度较差、精度低、抗干扰能力低,且不易进行控制,通常不能当作信号源使用。方案二:采用数字锁相环(PLL)频率合成技术.其基本原理框图如图2.2.2所示:通过改变程序分频器的分频比可改变压控振荡器的输出频率,
12、从而获得大量可供利用的频率稳定度等同于参考频率的频率点。基于锁相环的窄带跟踪特性,可以很好的选择所需频率信号,抑制杂散分量,锁相式频率合成得到所需频率的方波以后,经过截止频率动态可控的低通滤波器就可以得到正弦波。但由于锁相环本身是一个惰性环节,锁定时间长,故频率转换时间长,整个测试仪的反应速度就会很慢.同时频率受VCO可变频率范围的影响,带宽无法达到题目的要求。图2.2.2 数字锁相环基本原理框图方案三: 直接数字频率合成技术(Direct Digital Frequency Synthesis简称DDFS或DDS)。DDS以Nyquist时域采样定理为基础,在时域中进行频率合成,基本原理框图
13、如图2.2.3所示:图2.2.3 DDS基本原理框图DDS基于相位累加合成技术,在数字域中实现频率合成,可以输出高精度与高纯度的频率信号, 频率范围大,精度高,控制性好且容易实现。方案四:采用集成DDS芯片AD9851。AD9851是AD公司推出的采用先进CMOS技术生产的具有高集成度的直接数字合成器。外接参考频率源时,AD9851可以产生频谱纯净、频率和相位都可控且稳定度非常高的正弦波,具有即时的频率转换、控制灵活、体积小、成本低、功耗小等优点。方案三和方案四都可以满足题目的要求,但方案三输出的波形比方案四输出的波形要好,所以最后选择方案三。2.2.5 幅度测量的方案论证与选择方案一:模拟方
14、法实现峰值检波。具体实现电路如图2.2.4所示:其原理为:当输入电压正半周通过时,检波管导通,对电容C充电。适当选择电容值,使得电容放电速度大于充电速度,这样,电容两端的电压可以保持在最大电压处从而实现峰值检波。二极管D2用于补偿D1的导通压降,提高测量精度。为隔离后级,增加由运算放大器构成的射极跟随器。此电路适合于测量中高频率段的信号,但当频率较低时检波的纹波较大,电容等外围分立器件参数值的不准确也会带来较大误差。图2.2.4 峰值检波电路方案二:数字方法实现峰值测量。基本思路是将信号的瞬时幅值经A/D采样送入FPGA,在信号周期内对输入信号的采样值进行大小比较,从而得出信号的峰值或者峰峰值
15、。比较在FPGA内部实现,可简化测量电路且实现容易。系统设计框图如图2.2.5所示:FPGA内部设置两个暂存器,分别存储目前测到的最大值和最小值,下一个信号被采集进来以后,分别和这两个暂存器里面的数据相比较,若大于原来存储的最大值,则用这个值覆盖原最大值;若小于最小值,则用这个值覆盖原最小值;若介于最大值与最小值之间,则丢弃该值,等待下一个采样值的来临。每个信号周期结束时,暂存器1和暂存器2的差值就是峰峰值。数字测量可使精度和稳定度都得到进一步提高,且避免了模拟器件不稳定或漂移等因素的影响,减少峰值检测的误差。但这种方法对采样点数的要求比较高,通常情况下,保持波形失真度小,要求波形至少由64个
16、点组成,这就大大地限制了数字测量方法的测量频率范围。要克服测量频率的瓶颈可以采用欠采样的办法,但会大大降低实时性,并且也会增加数字处理的复杂度。方案三:通过有效值测量进而得到幅值。由于所用的测试信号源输出的是标准的正弦波,所以有效值与幅值之间存在简单的线性关系,利用这一线性关系,可以将测量的有效值转化为幅值。这种方法只需要在有效值检波芯片的外围添加适当的电阻、电容即可实现,电路结构十分简单。检波芯片采用AD637,测量峰值系数高达10的信号时附加误差仅为1%,且频带较宽。故本系统采用方案三。图2.2.5 数字法峰值测量框图2.3 系统总体设计方案及实现方框图根据上面的方案选择,我们确定了最终的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 程控 滤波器

链接地址:https://www.31ppt.com/p-4140243.html