基于DDS的高精度信号发生器的设计.doc

《基于DDS的高精度信号发生器的设计.doc》由会员分享，可在线阅读，更多相关《基于DDS的高精度信号发生器的设计.doc（34页珍藏版）》请在三一办公上搜索。

1、基于DDS的高精度信号发生器的设计摘 要频率源是雷达、通信、电子对抗与电子系统实现高性能指标的关键，很多现代电子设备和系统的功能都直接依赖于所用频率源的性能，因此频率源被人们喻为众多电子系统的“心脏”。直接数字频率合成(DDS)是近年来发展起来的一种新的频率合成技术。其主要优点是相对带宽很宽、频率转换时间极短(可小于20ns)、频率分辨率很高、全数字化结构便于集成、输出相位连续、频率、相位和幅度均可实现程控。因此，能够与计算机紧密结合在一起，充分发挥软件的作用。作为应用，现在己有DDS产品用于接收机本振、信号发生器、通信系统、雷达系统、跳频通信系统等。 本系统采用AT89C52单片机和AD98

2、51为核心，辅以必要的模拟，数字电路，构成了一个基于DDS技术的信号发生器。该软件系统采用4*4键盘操作，以菜单形式进行显示，操作方便简单，软件增加了许多功能。它通过启动DDS把内存缓存区的数据读出送到DDS后输出相应的频率，并把数据转换为BCD码，通过数码管进行显示。该系统体积小、稳定度、精度极高，方便携带，适用于当代的尖端的通信系统和精密的高精度仪器以及高频无线传输系统等。关键词：信号发生器，DDS,AT89C52，AD9851DDS-based High Precision Signal GereratorABSTRACTThe frequency source is the radar

3、, the correspondence, the electronic countermeasure and the electronic system realization high performance target key, the very many modern electronic installation and the system function all directly relies on in uses the frequency source the performance, therefore the frequency source is explained

4、 by the people for the multitudinous electronic system;the heart;.The direct digital frequency synthesizes (DDS) is one kind of new frequency synthesis technology which the recent years developed.lts main merit is the relative band width is very wide, the frequency switching time is extremely short

5、(may small than 100ns), the frequency resolution is very high, the entire digitized structure is advantageous for the integration, the output phase continuously, the frequency, the phase and the scope may realize the program control.Therefore, can unify closely in with the computer together, fully d

6、isplays the software the function. As the application, had the DDS product to use in the receiver local oscillation, the signal generating device, the communications system, the radar system, the frequency-hopping communications system now and so on.This system uses theAT89C52 and AD9851 are a core,

7、auxiliary by necessity simulation, digital circuit, constituted one based on the DDS technology sine wave signal generating device.This software system uses the 4*4 keyboard operation, carries on the demonstration by the menu form, the ease of operation is simple, the software increased many functio

8、ns.It through starts DDS, after delivers the memory buffer area data read-out DDS to output the corresponding frequency, and the data conversion is the BCD code, carries on the demonstration through the LED display.This system volume small, the stability, the precision are extremely high, facilitate

9、 the carryhome, is suitable in contemporary onlinetranslation and so on acme communications system and precise precision instrument as well as high frequency wireless transmission system.KEYWORDS: Signal Gererator，DDS，AT89C52，AD9851目 录摘 要IABSTRACTII目 录III1 绪论11.1 频率合成技术概述11.2 直接数字频率合成技术的应用与现状21.3 信号

10、发生器概况31.3.1 信号发生器分类41.3.2 各类信号发生器特点41.4 系统设计方案61.5 本文研究的主要内容71.6 本章小节72 直接数字频率合成82.1 存储器与波形数据82.2 波形发生器的系统组成82.3 采用DDS方式的波形发生器82.3.1 相位累加器92.3.2 查询表ROM102.3.3 数模转换器102.4 DDS输出频谱102.5 DDS设计中的参数选择112.6 本章小节113 硬件设计123.1 总体介绍123.2 微控制器133.3 DDS模块143.4 显示模块163.5 低通滤波器的设计163.6 本章小结184 软件实现194.1 主监控程序模块19

11、4.2 键盘扫描模块204.2.1 键盘简述204.2.2 4*4矩阵键盘的编程方法214.3频率控制字的送入模块224.4 数码管显示程序的编程方法234.5 本章小结255 结束语26致 谢27参考文献28附 录301 绪论1.1 频率合成技术概述频率合成是指一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性计算，产生具有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路叫频率合成器，频率合成器是现在电子技术的重要组成部分。在通信，雷达、导航等技术中，频率合成器既是发射机的激励信号源，又是接收机的本地振荡器。在电子对抗设备中，它可以作为干扰信号发生器，在测试设备中，可作为

12、标准信号源，因此频率合成器被人成为许多电子系统的心脏。 随着电子技术的不断展，对频率合成器的要求越来越高，频率合成器的主要性能指标有；（a）输出频率范围频率范围是指频率合成器输出最低频率和输出最高频率之间的变化范围，它包含中心频率和带宽两个方面的含义1。（b）频率稳定度频率稳定度是指规定的时间间隔内，频率合成器输出频率偏离标准值的数值，他分长期、短期和瞬间稳定度三种。（c）频率间隔频率间隔是指两个输出频率之间的最小间隔，也称频率分辨率。（d）频率转换时间频率转换时间是指输出频率由一个频率转换到另一个频率的时间。（e）频率纯度频率纯度以杂散分量和相位噪声来衡量。杂散又称寄生信号，分为谐波分量和非

13、谐波分量两种。主要由频率合成过程中的非线性失真产生，相位噪声是衡量输出信号相位抖动的大小的参数2。（f）调制性能调制性能是指频率合成器的输出具有调幅（AM）,调频（FM）,调相（PM）等功能。频率合成器的实现方法有三种：直接模拟频率合成、间接频率合成、直接数字频率合成。直接模拟频率合成技术是一种早期的频率合成技术，它用一个或几个参考频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和滤波等处理产生大量的离散频率3。这种方法的优点是频率转换时间短、相位噪声低，但由于采用大量的混频、分频、倍频和滤波等途径，使频率合成器的体积大，成本高，结构复杂，容易产生杂散分量，且难于抑制。间接频率合成技术又

14、称锁相式频率合成，它是利用锁相技术实现频率的加、减、乘、除。其优点是由于锁相环路相当于一窄带跟踪滤波器，因此能很好地选择所需频率的信号，抑制杂散分量，且.避免了大量使用滤波器，十分有利于集成化和小型化。此外，一个设计良好的压控振荡器具有高的短期频率稳定性，而标准频率源具有高的长期频率稳定度，锁相式频率合成器把这两者结合在一起，使其合成信号的长期频率稳定度和短期频率稳定度都很高。但锁相式频率合成器的频率转换时间较长，单环频率合成器的频率间隔不可能做得很小4。 直接数字频率合成(DDS Digital Direct Frequency Synthesis)技术是一种全新的频率合成方法，是频率合成技

15、术的一次革命。这种技术首先由美国学者J. Tierny, C. M. Rader和B. Gold三人于1971首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。DDS是一种全数字化的频率合成器、由相位累加器、波形ROM、D/A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。DDS有如下优点:(1)频率分辨率高，输出频点多；(2)频率切换速度快；(3)频率切换时相位连续；可以输出宽带正交信号；(4)输出相位

16、噪声低，对参考频率源的相位噪声有改善作用；(5)可以产生任意波形；(6)全数字化实现，便于集成，体积小，重量轻。随着微电子技术的飞速发展，目前市场上性能优良的DDS产品不断推出，如美国QUALCMOMM公司的Q2334, Q2220等DDS芯片;美国STANFORD公司的STEL-1175, STEL-1180等DDS芯片;美国AD公司的AD7008, AD9850等DDS芯片。这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等5。1.2 直接数字频率合成技术的应用与现状由于DDS的特点以及一些公司不断推出的DDS芯片和产品，DDS技术被广泛应用于雷达、通信、电子对抗和仪器仪表等领域。事物都

17、带有两面性。DDS的全数字结构也给它带来了两个缺点，一个是输出杂散较大，另一个是输出带宽受到限制。DDS有三个杂散源:相位截断、幅度量化和D/A转换器的非理想特性6。DDS输出带宽受限是由于数字器件的工作频率不能很高以及DDS本质上是一个分频器引起的。为了克服DDS输出杂散大的缺点，国内外学者对DDS输出频谱特性进行了大量研究，Henry T. Nicholc-A:和Elenrv Samueli等人用误差信号分析法来分析相位截断误差，他们建立了相位截断误差的数学模型，利用数论对相位截断误差的谱线位置和功率进行了较为精确的研究。根据他们的研究结果，只要知道了相位累加器字长、波形ROM地址线位数和

18、频率控制字，就可预测出相位截断误差的潜线位置和幅度。国内学者采用严格的数学方法，分析了理想DDS的频谱结构，推导出了相位误差信号的谱函数并分析了其分布规律，得到了相位截断条件下DDS杂散分布的规律性。还有一种波形分析法，它根据DDS中相位累加器的周期性以及实际DDS的结构，得到DDS输出波形的数学描述，然后对得到的波形进行Four i er级数分析7。波形分析法简单、直接、计算量大，但借助于计算机和FFT技术，这一分析方法还是相当有效的。在分析DDS输出频谱特性的基础上提出了一些降低杂散功率的方法，归纳起来有三种: 优化设计波形ROM和相位累加器、用随机抖动法提高无杂散动态范围、以过采样的方法

19、降低带内误差功率8 。 为了提高DDS输出频率，一方面一些半导体公司利用目前最先进的半导体集成技术不断提高DDS芯片本身的工作频率9，另一方面很多学者和单位把DDS技术和其它方法组合起来以扩展输出频率。例如当输出信号频率高而带宽较窄时，可以利用移相技术或混频滤波法扩展DDS输出频率。在组合式频率合成技术中，DDS+ PLL组合式频率合成器是一种扩展DDS频率的有效方法，它兼顾DDS和PLL两者的优点。DDS +PLL组合方式分DDS激励PLL的锁相倍频方式和PLL内插DDS的方式。DDS是一项充满生命力的技术，其发展速度和应用范围之广是惊人的，从七十年代到今天，西方国家从未间断过对DDS技术及

20、其应用的研究，一批批成功的DDS芯片和DDS应用产品正在逐步获得国际市场的青睐10。我国对DDS的研究刚刚起步，存在大量的艰巨工作要做，如精确分析DDS的杂散频谱特性，研究DDS杂散功率降低方法以及扩展DDS的输出带宽，以发挥其频率分辨率高、频率切换快、相位噪声低和全数字化等优点，使DDS技术在国内得到广泛应用。1.3 信号发生器概况信号发生器是一种历史最为悠久的测量仪器。早在二十年代，当电子设备刚开始出现时，它就出现了。随着通信和雷达技术的发展，四十年代出现了主要用于测试各种接收机的标准信号发生器，使信号发生器从定性分析的测试仪器成为定量分析的测量仪器，同时，还出现了可用来测试脉冲电路或用作

21、脉冲调制器的脉冲信号发生器。由于早期的信号发生器机械结构比较复杂，功率比较大，电路比较简单(与数字仪器、示波器等相比)，因此，发展速度较慢。直到1964年才出现了第一台全晶体管的信号发生器。自六十年代以来，信号发生器有了迅速的发展，出现了函数发生器、扫频信号发生器、合成信号发生器、程控信号发生器等各种新的种类，而且，各类信号发生器的主要性能指标也都有了大幅度的提高。与此同时，各类信号发生器在简化机械结构，体积小型化、功能多样化等各方面也取得了显著的进展。 信号发生器是一种常用的信号源，被广泛应用于电子电路、自动控制和科学试验等各个领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设

22、备。如:在测试、研究或调试电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数、为电压表定度等，都要求提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。另外，当要求进行系统的稳态特性测量时，需使用振幅、频率已知的正弦信号源。1.3.1 信号发生器分类 信号发生器是许多电子设备特别是测试设备必备的一部分，用以输入基准源信号给被测设备，通过接收被测设备返回的信息，来分析研究被检测设备的情况。广义的信号发生器有许多种类，如光纤传感器中光纤陀螺仪的发光二极管等。狭义上讲，信号发生器是指电子设备中的纯粹电信号发生器。对本论文来讲，我们将范围缩小到正弦电信号发生器上1

23、1。我们衡量或评定一个信号发生器的精度时，主要是对其中最基本和最重要的部分即正弦信号进行检测。检验正弦信号性能的重要指标是频率准确度和频率稳定度、信噪比和谐波畸变12。信号发生器大致可分为两类:模拟振荡式和数字式,具体如图1.1所示。图1.1 信号信号发生器分类1.3.2 各类信号发生器特点 各类信号发生器输出信号精度不一样，适合于不同的需求情况。按照不同的精度要求来选用信号发生器，既可以满足技术指标上的要求，又可以最大限度地控制成本。下面将对图1.1所列的各种信号发生器逐类进行工作原理分析和优缺点比较。(a)首先介绍模拟振荡式信号发生器13，振荡器是一种可自动地将直流电源的能量转换为一定波形

24、的交变振荡能量的装置。振荡器的种类有很多，从振荡电路中有源器件的特性和形成振荡的原理来看，可把振荡器分为反馈式振荡器和负阻式振荡器两类。前者是利用有源器件和选频电路根据正反馈原理所组成的振荡电路，后者是把一个呈负阻特性的二端有源器件直接与振荡点录像连接。按照输出信号又可以分为正弦波振荡器和非正弦波振荡器(张驰振荡器)。一个简单的电容反馈三端式模拟振荡式信号发生器基本原理如图1.2，振荡器输出的正弦波工作频率近似等于并联回路的谐振频率。模拟振荡式信号发生器是最简单的一种信号发生器。优点是器件数量少，线路简单，制造成本低，易于调试。缺点是难以获得很高的输出信号精度和稳定度。一般只用于一些对精度要求

25、不太高的设备中14。 图1.2 模拟振荡式信号发生器(b)数模转换型信号发生器基本原理是:首先将连续正弦信号抽样并量化使之成为数字正弦信号存入ROM或EPROM中，然后通过查表周期地读出这些数字样值并送往D/A转换器15，最后经模拟低通滤波器平滑后，输出所需要的模拟正弦信号，其基本工作框图如下图1.3所示:图1.3 模数转换型基本结构 现在在理论上对数模转换型信号发生器进行精度分析，采用这种数字方式时，设每周期正弦信号的等间隔抽样点数为N，读ROM表的时钟频为FR，则所产生的正弦信号频率f=FR/N16，因为N是确定的值，所以所产生正弦信号的频率准确度与稳定度完全由读码频率决定，而读码频率可由

26、晶体振荡器通过数字分频得到，晶体振荡器的输出精度能达到几十个PPM，因此数模转换型信号发生器有较高的频率准确度和稳定度。但是检验正弦信号的重要指标除了频率准确度和频率稳定度外，还有信噪比和谐波畸变两项。数模转换型信号发生器的噪比和谐波畸变主要取决于数模转换器的位数和精度，由于高位的数模转换器制造困难，造价较高，使得该类高精度的信号发生器制造成本很高，而且也限制了信号发生器精度的进一步提高。本文所设计的信号发生器就属于此类型。(c) -数字调制信号发生器有ROM型和DSP型之分17，是一种高精度信号发生器，用到了-数字调制技术。该类发生器能较好地解决正弦信号所有四个指标精度问题，而且也比较稳定。

27、当然，相对于数模转换型信号发生器，该类型发生器制造成本非常高。另外，采用DSP方式生成数字正弦信号时，是利用DSP硬件技术来实时模拟-调制器的响应，因此可以实时产生不同频率的正弦信号。-调制又称为总和增量调制，是数字通讯系统中的一种波形编码技术。-调制技术是当今地质勘探界所有24位大型遥测地震仪器系统的核心技术，它是伴随着高位ADC的发展而发展起来的。-调制器同以往的均匀量化(PCM)，A/D转换器的量化过程有所不同，它不是直接根据抽样数值的每个样值的大小进行量化编码，而是根据前一样值与后一样值之差即所谓增量的大小进行量化编码。-调制器以极高的抽样频率对输入的模拟信号进行抽样，并对两个抽样之间

28、的插值进行低位量化，从而得到用低位数码表示的数字信号，即-代码18。1.4 系统设计方案方案一:用分立元件组成的函数发生器。通常是单函数发生器且频率不高，其工作不很稳定，不易调试。方案二:可以由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生。早期的函数信号发生器IC，如:L8038, BA205,XR2207/2209等，功能较少，精度不高，频率上限只有300kHz，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节19，二者互相影响。方案三:采用传统的直接频率合成器对模拟信号进行频率合成。使用这种方法，可以使频率合成速度快、噪声低，但需要以引入大量

29、分频、倍频、混频和滤波电路为代价，这就使得电路复杂、体积庞大、成本高，电路调试困难20。而且，这种设计方法只能实现标准波形的频率合成，对于我们所要求的对标准波形的线性叠加却无法实现。方案四:采用锁相环式频率合成器对模拟信号进行频率合成。采用这种方法，避免了使用大量的分频、倍频和滤波电路，使电路大大减化。但是，由于锁相环本身是一个惰性环节，频率转换时间较长，无法实现高精度的高频合成。而且，通过模拟手段产生的信号幅度、频率等参数很不稳定，并且电路同样无法实现对标准波形的线性叠加。方案五:自行设计的基于FPGA芯片的解决方案21。采用直接数字频率合成技术(Direct Digital Frequen

30、cy Synthesis简称DDS或DDFS，将所需的波形量化数据先存于存储器中，通过锁相环构成的频率合成器产生所需频率的脉冲驱动地址计数器，这样在存储器的数据线上会以所需频率出现波形数据，该数据经数模转换及滤波整形后，即得到相应的波形。DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。但是就FPGA的制造工艺而言，FPGA在掉电后数据会丢失，上电后必须进行一次配置，因此FPGA在应用中需要为电路配置一定的程序。并且，FPGA器件作为一个数字逻辑器件，竞争和冒险正是数字逻辑器件较为突出的问题，因此，在

31、使用时必须注意毛刺的产生、清除及抗干扰，这就增大了电路和程序的复杂程度和可实施性。方案六:利用专用的直接数字合成DDS芯片函数发生器。能产生任意波形并达到很高的频率22，并且能很好的进行编程，使用方便有效。为了达到高精度，高稳定的正弦信号输出我们选择了第六种方案。1.5 本文研究的主要内容了解一些信号发声器和频率合成的的基本知识，并了解DDS的相关原理并利用单片机和DDS芯片来制作高精度的信号发生器。在这过程中加深对矩阵键盘原理的理解及运用，并了解滤波器的相关知识。1.6 本章小节本章首先对频率合成技术的发展做了简单回顾，接着重点介绍了DDS的应用和现状。接下来对信号发生器也做了一些概述，并对

32、信号发生器进行了分类介绍。最后对本文的主要研究内容进行了阐述。2 直接数字频率合成2.1 存储器与波形数据 如果一个存储器(这里以ROM为例)有n条地址线，则这个存储器的存储空间为2n。假如在2n个存储单元内存放了一个周期的正弦波形数据，则每个单元内的数据就表示正弦值的大小，这种存储器称为波形数据存储器。如果重复地从02n-1单元读出波形数据存储器中的数据，在波形数据存储器的输出端就会得到周期的正弦序列:如果将周期的正弦序列输入到D/A转换器，则会在D/A转换器的输出端得到连续的正弦电压或电流。输出正弦序列的周期是由读出数据的时钟频率决定的。设CLK为加于波形数据存储器的时钟，该时钟的周期为T

33、0，则其频率为fclk=1 /T0。显然，时钟频率越高，读取波形数据存储器内一个周期的数据所用的时间就越短，因而D/A转换器得到的正弦信号的频率就越高。 2.2 波形发生器的系统组成如图2.1所示为波形发生器的系统组成，时钟fclk加于二进制计数器，生成波形数据存储器所需的地址信号，地址信号的产生频率正比于时钟频率。计数器的输出在02n一1之间周而复始地变化，从而使波形数据存储器输出周期的正弦序列，D/A转换器则输出连续的模拟正弦电压(或电流)波形23。 图2.1 波形发生器的系统组成2.3 采用DDS方式的波形发生器在实际问题中，如果连续改变时钟频率fclk的值，就可以得到一个频率连续变化的

34、周期信号。用LRC组成的虽然可以得到一个连续变化的时钟，但其频率稳定性很不好，且不可能得到一个宽范围变化的时钟信号。如果用晶体振荡器作为时钟，可以得到稳定度极高的时钟，但又不能满足频率可变的要求。如图2.2所示的电路既解决了频率稳定度的问题，又能灵活地改变频率变化范围，这就是DDS方式的波形发生器。可以看出，地址加法器和数据锁存器组成DDS电路。加法器有两个数据输入端，一个为DATA(在此称为频率数据)，另一个为与数据存储器相连的B。为说明方便，假设地址加法器数据宽度为11，波形数据存储器有8条地址线24。图2.2 采用DDS方式的波形滤波器DDS电路工作原理如下:在频率数据DATA的控制下，

35、地址加法器的输出结果为DATA+B，因此，在时钟fclk的作用下，数据锁存器的数据将每次增加DATA。也就是说，DATA控制了地址加法器输出的递增速率。此例中，DATA最小为1，最大为23一1=7。在时钟频率fclk不变的情况下，DATA的大小控制了D10-DO从最小到最大变化所用的时间。DATA大，每次运算的结果较前一次的数据增长就大，因而地址数据循环一周(从D10-DO最小到D10-DO最大)所需时间就短，这意味着D/A转换器输出的波形频率就高。反之则相反。如果将数据D10-DO分为两部分:取高8位D10-D3与波形数据存储器相连(假设波形数据存储器的地址线共有8条)，将D2-DO空下不用

36、，这样，即使在DATA为最大(DATA=7 )的情况下，D10-D3的数据增长也不会大于1，从而能够做到在逐一地从波形数据存储器读取数据，保证输出数据的精度。DATA的变化控制了D10-D3的数据变化速率，相当于DATA一定，而时钟fclk改变。DDS的基本结构包括相位累加器、正弦查y表ROM、数模转换器(DAC)以及低通滤波器等，如图2-1所示其中相位累加器和正弦查询表ROM合称为数控振荡器CNCO 。下面将予以介绍。2.3.1 相位累加器相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。若当前相位累加器的值为n，经过一个时钟周期后变为 n+1，则满足: n+1=n+F

37、CW (2-1)由式(2-2)可见，n为一等差数列，不难得出: n=n*FCW+ 0 (2-2)其中0为相位类加器的初始相位值。相位累加器的基本结构如图2-3所示，它由一个A bits加法器和一个A bits寄存器构成，寄存器通常采用A个D触发器来构成。在此基础上，有人提出了改进的相位累加器结构，如图2-4所示，该结构降低了输出频谱对相位累加器初始状态值的依赖程度，可降低杂散幅度约4dB。图2.3 相位累加器基本结构 图2.4 改进的相位累加器结构2.3.2 查询表ROMDDS查询表ROM所存储的数据是每一个相位所对应的一进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高P位对其进行

38、寻址，最后输出为该相位对应的一进制正弦幅值序列。可以看出ROM的存储量为2P XS比特。其中P为相位累加器的输出位数，S为ROM的输出位数。若P=12, S=8，可以算出ROM的容量为32768比特。在一块DDS芯片上集成这么大的ROM会使成本提高，功耗增大，日可靠性下降，所以就有了许多的压缩ROM容量的方法。而且容量压缩了还可以使用更大的P和S值，进而使DDS的杂散性能提高。2.3.3 数模转换器DAC数模转换器的作用是将数字信号转变成模拟信号。而实际上由于DAC分辨率有限，其输出信号并不能真正地连续可变，所以只能输出阶梯模拟信号。DAC有电压和电流输出两种，美国ADI公司的DDS芯片内部都

39、集成有DAC，称为complete-DDS，这种结构简化了DDS的系统设计。如果没有集成DAC，例如Qualcomm公司的某些芯片，此时为系统正确地选择DAC是一个十分关键的问题，因为DAC的性能直接决定整个系统的性能。2.4 DDS输出频谱理想的DDS满足:(a)相位累加器的输出我；全部用来作寻址ROM的地址码，即A=P(如图2-1) ；(b) ROM存储的幅度值没有量化误差，即DAC的分辨率为无穷大；(c)DAC不存在转换误差，完全理想。在上述条件下，整个DDS相当于一理想的采样一保持电路。理想DDS的输出频谱。除所需要的频率外，在频率为nf0士f0的地方还有不需要的频谱分量，如图2-5所

40、示。图2-5 想采样的DDS输出频谱图我们可以发现理想DDS的输出即为所需的基频信号，并且在所有谱线中幅度最大，另外我们还注意到在nf0处没有谱线。在典型的DDS应用中，DDS后通常接有一个低通滤波器LPF，用它来滤除一阶镜像。而实际中LPF都有一个过渡带的问题，所以为了更好地消除一阶镜像带来的杂散，一般将DDS的输出频率限制在040%f0内。由于孔径失真带来的SIN(X)/X包络，使得DDS的输出幅度在Nyquist带宽内有大约3.92dB的下降。因此有的公司推出DDS芯片(如ADI的AD9858)中含有一个特性为X/SIN（X）的预失真波滤波器，它可以把DDS的输出幅度波动限制在0.1dB

41、内。DDS输出的频谱实际上没有图2-5那样纯净，而是有许多多余的谱线，了解这个在DDS的设计中是十分必要的。2.5 DDS设计中的参数选择波形数据存储器的全部数据被读出一次的频率为: f=(fclk x DATA)/2m (2-3)式中:f:波形数据存储器输出信号的频率；fclk:系统的时钟频率；m:地址加法器的数据宽度；DATA:频率控制字。2.6 本章小节本章介绍了存储器和波形发生器的工作原理，在此基础引出了DDS信号发生器，介绍了DDS信号发生器的工作原理，并分块介绍了其内部结构，最后描述了它的频谱和参数选择，对直接数字频率合成技术(DDS)有了深入的了解。3 硬件设计3.1 总体介绍该

42、系统是一种输出信号的频率随时间在一定范围内反复变化的正弦信号发生器。它是一种信号激励装置，用它所产生的正弦波来检测被测系统的频率响应，包括幅频响应和相频响应。当然，只要在波表存储器中存储其他类型的波表数据，就可以产生相应类型的信号，如方波、三角波、锯齿波等。本系统由CPU (AT89C52), DDS芯片、滤波器、键盘、LED显示器等单元组成，原理图如图3.1，其PCB图如附图-1。图3.1 整体原理图3.2 微控制器系统选用Atmel公司的AT89C52芯片来进行设计。其芯片引脚图如图3.225。图3.2 AT89C52的引脚图AT89C52单片机属于AT89C51单片机的增强型26，与In

43、tel公司的80C52在引脚排列、硬件组成、扩工作特性和指令系统等方面完全兼容27。其主要工作特性是:片内程序存储器内含8KB的Flash程序存储器，可擦写寿命为1000次；片内数据存储器内含256字节的RAM；具有3个可编程定时/计数器；中断系统具有8个中断源、6个中断矢量、2级优先权的中断结构；串行口是具有一个可编程串行通信口；具有一个数据指针DPTR；低功耗工作模式有空闲模式和掉电模式；具有可编程的3级程序锁定位；工作电源电压为5(士0. 2)V，且典型值为5V，是低电压单片机； 最高工作频率为24MHz。与AT89C51相比，增加了如下功能:程序存储器由4KB增加到8KB；片内RAM由

44、128字节增加到256字节；定时/计数器由2个增加到3个；P.0和P1.1口增加了第二功能；中断系统由6个中断源增加到8个，中断矢量由7个增加到6个。选用DIP封装形式。该系统CPU硬件资源分配如下:信号幅度 P0.0 P0. 7；键盘输入 P1. 0P1. 5； 扫速信号 P2. 0P2. 3； 点频/扫频控制信号 P2.7 (0为点频状态，1为扫频状态)； 显示输出 P3. 0, P3. 1, Pl. 7 ( P3. 0为控制线，P3. 1为时钟线，Pl. 7为数据线)； 档位控制字 P3. 2-P3. 4； 定时/计数器0 工作在定时方式； 定时/计数器1 工作在计数方式； 程序区 EA

45、接高电平，对ROM的读操作从内部程序存储器开始；数据区 选用内部数据区。3.3 DDS模块DDS模块AD9851引脚图及接线如图3.3。AD9851是ADI公司采用先进的DDS技术推出的高集成度DDS频率合成器，它内部包括可编程DDS系统、高性能DAC及高速比较器，能实现全数字编程控制的频率合成和时钟发生。AD9851接口功能控制简单，可以用8位并行口或串行口直接输入频率、相位等控制数据。32位频率控制字，在180MHz时钟下，输出频率分辨率达0.0372Hz。先进的CMOS工艺使AD9851不仅性能指标一流，而且功耗低，在3.3V供电时，功耗仅为155Mw。图3.3 AD9851引脚及接线图

46、各引脚介绍： D0D7：8位数据输入口，可给内部寄存器装入40位控制数据； PGND：6倍参考时钟倍频器的地； PVCC：6倍参考时钟倍频器电源； WCLK：字装入信号，上升沿有效；FQUD：频率更新控制信号，时钟上升沿确认输入数据有效；REFCLOCK：外部参考时钟输入；AGND：模拟地；AVDD：模拟电源（5V）； DGND：数字地； DVDD：数字电源（5V）； RSET：外部复位连接端；VOUTN：内部比较器负向输出端； VOUTP：内部比较器正向输出端； VINN：内部比较器负向输入端； VINP：内部比较器正向输入端；DACBP：DAC旁路连接端； IOUTB：互补DAC输出； IOUT：内部DAC输出端；RESET：复位端。3.4 显示模块显示模块硬件原理图如图3.4所示。本系统采用8段数码显示管。四位整数部分和一位小数部分，数码管的输入与AT89C52的P2口相连，